虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

tcad器件工艺

  • PCB_工艺规范及PCB设计安规原则

    规范产品的 PCB 工艺设计,规定PCB 工艺设计的相关参数,使得PCB 的设计满足可生产性、可测试性、安规、EMC、EMI 等的技术规范要求,在产品设计过程中构建产品的工艺、技术、质量、成本优势。

    标签: PCB 工艺规范 安规

    上传时间: 2013-11-19

    上传用户:R50974

  • 中兴--射频板PCB工艺设计规范

    中兴--射频板PCB工艺设计规范

    标签: PCB 中兴 射频板 工艺

    上传时间: 2015-01-01

    上传用户:18710733152

  • 基于QUARTUS的编译与器件编程

    5.4 基于QUARTUS的编译与器件编程

    标签: QUARTUS 编译 器件编程

    上传时间: 2013-10-25

    上传用户:KSLYZ

  • 1.1可编程逻辑器件概述

    1.1可编程逻辑器件概述

    标签: 1.1 可编程逻辑器件

    上传时间: 2013-11-16

    上传用户:超凡大师

  • 2.1 XILINX FPGA器件

    2.1 XILINX FPGA器件

    标签: XILINX FPGA 2.1 器件

    上传时间: 2013-10-24

    上传用户:qq527891923

  • Xilinx UltraScale:为您未来架构而打造的新一代架构

      Xilinx UltraScale™ 架构针对要求最严苛的应用,提供了前所未有的ASIC级的系统级集成和容量。    UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术,同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化,UltraScale架构可以提供海量数据的路由功能,同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。   UltraScale架构的突破包括:   • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟,从而将时钟歪斜降低达50%   • 系统架构中有大量并行总线,无需再使用会造成时延的流水线,从而可提高系统速度和容量   • 甚至在要求资源利用率达到90%及以上的系统中,也能消除潜在的时序收敛问题和互连瓶颈   • 可凭借3D IC集成能力构建更大型器件,并在工艺技术方面领先当前行业标准整整一代   • 能在更低的系统功耗预算范围内显著提高系统性能,包括多Gb串行收发器、I/O以及存储器带宽   • 显著增强DSP与包处理性能   赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。

    标签: UltraScale Xilinx 架构

    上传时间: 2013-12-23

    上传用户:小儒尼尼奥

  • PCB设计基本工艺要求

    PCB工艺要求

    标签: PCB 工艺要求

    上传时间: 2015-01-01

    上传用户:jiahao131

  • 可编程逻辑器件指南

    可编程逻辑器件入门指导

    标签: 可编程逻辑器件

    上传时间: 2013-11-20

    上传用户:JamesB

  • Altera器件的推荐代码风格

    01_Altera器件的推荐代码风格

    标签: Altera 器件 代码

    上传时间: 2013-10-31

    上传用户:瓦力瓦力hong

  • Xilinx FPGA集成电路的动态老化试验

      3 FPGA设计流程   完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中,实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的,所以当FPGA电路电源掉电后,内部存储器中已加载的位流数据将随之丢失。所以,通常将设计完成的FPGA 位流数据存于外部存储器中,每次上电自动进行FPGA电路配置加载。   4 FPGA配置原理    以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100电路为例,FPGA的配置模式有四种方案可选择:MasterSerial Mode,Slave Serial Mode,Master selectMAPMode,Slave selectMAP Mode。配置是通过芯片上的一组专/ 复用引脚信号完成的,主要配置功能信号如下:   (1)M0、M1、M2:下载配置模式选择;   (2)CLK:配置时钟信号;   (3)DONE:显示配置状态、控制器件启动;

    标签: Xilinx FPGA 集成电路 动态老化

    上传时间: 2013-11-18

    上传用户:oojj