5.4 基于QUARTUS的编译与器件编程
上传时间： 2013-10-25
上传用户：KSLYZ
DDS中几种关键的ROM压缩方法。介绍DDS器件编程设计中对ROM操作的方法。
上传时间： 2014-08-19
上传用户：athjac
近百个vhdl的器件编程,虽然个别较为简单,但都很实用,对于初学者会有很大帮助
上传时间： 2016-11-21
上传用户：Thuan
AVR ICP 支持AVR器件编程，自制
上传时间： 2013-12-12
上传用户：朗朗乾坤
音频DA tlv5636的接口程序 经过硬件测试的成功 学习状态机对器件编程的经典
上传时间： 2014-01-08
上传用户：plsee
可编程器件编程调试实验。1．掌握CPLD可编程器件的编程和下载方法。 2．熟悉用CPLD可编程器件产生程控交换中信令信号的方法。
上传时间： 2017-06-20
上传用户：顶得柱
主机源串口编程 (HSSP) 是使用在系统串行编程(ISSP) 协议进行PSoC® 1 器件在系统编程的实际实现。本应用笔记将使用C 语言源代码实现PSoC 1 编程过程，对于希望自己开发PSoC 1 主机编程解决方案的开发人员来说，这是极佳的入门材料。它实现了在应用笔记AN2026a 和AN2026b 中说明的编程过程。
上传时间： 2013-11-10
上传用户：wuchunwu
S51编程器制作包:自制AT89S51编程器教程AT89S51芯片的日渐流行，对我们单片机初学者来说是一个大好消息。因为做个AT89S51编程器非常容易，而且串行编程模式更便于做成在线编程器，给频繁烧片，调试带来了巨大的方便。 电路： 只要焊13根线就可以搞定这个电路。基本原理：RST置高电平，然后向单片机串行发送 编程命令。P1.7(SCK)输入移位脉冲，P1.6(MISO)串行输出，P1.5(MOSI)串行输入（要了解详细编程原理可以去看AT89S51的数据手册）。使用并口发出控制信号，74373只是用于信号转换，因为并口直接输出高电平的电压有点没到位，使用其他芯片也可以，还有人提出直接接电阻。并口引脚1控制P1.7，引脚14控制P1.5，引脚15读P1.6，引脚16控制RST，引脚17接74373 LE（锁存允许），18-25这些引脚都可以接地。建议在你的单片机系统板上做个6芯的接口。注意：被烧写的单片机一定是最小系统（单片机已经接好电源，晶振，可以运行），VCC，GND是给74373提供电源的。 还有一个方案：使用串口+单片机，这个方案已经用了半年了。电路稍微麻烦一点，速度比较快，而且可以烧AT89C51等等。其实许多器件编程原理差不多，由于我没太多时间研究器件手册，更没有MONEY买一堆芯片来测试，所以只实现了几个最常用单片机编程功能（AT89C51，C52，C55，AT89S51，S52，S53）。如果要烧写其他单片机，你可以直接编写底层控制子程序（例如，写一个单元，读一个单元，擦除ROM的子程序）。如果有需要，我可以在器件选择栏提供一个“X-CHIP”的选择，“X-CHIP”的编程细节将由用户自己去实现。当你仔细阅读器件手册后，会发现实现这些子程序其实好容易，这也是初学者学单片机编程的好课题。如果成功了会极大的提高你学单片机的积极性。 软件： 这个软件的通信，控制部分早在半年前就完成了，这回只是换了个界面和加入并口下载线的功能，希望你看到这个软件不会想吐。使用很简当，有一点特别，当你用鼠标右键点击按钮后，可以把相关操作设置为自动模式（只有打开文件，擦除芯片，写FLASH ROM，读FLASH ROM，效验数据 可以设置），点击‘自动完成’后会依次完成这些操作，并在开始时检测芯片。当“打开文件”设为自动后，第2次烧写同一个文件时不必再去打开文件，软件会自动刷新缓冲。软件在WIN XP，WIN 2000可以使用（管理员登陆的），在WIN 98 ，WIN ME使用并口模式时会更快些。这个软件同时支持串口编程器和并口下载线。操作正常结束后会有声音提示。如果没有声卡或声卡烂了，则声音会从机箱扬声器中发出。注意：记得在CMOS设置中把并口设为ECP模式。就这些东西，应该够详细吧，还有什么问题或遇到什么困难可以联系我,软件出现什么问题一定要通知我修正。祝你一次就搞定。
上传时间： 2014-01-24
上传用户：13162218709
信号与信息处理是信息科学中近几年来发展最为迅速的学科之一,随着片上系统(SOC,System On Chip)时代的到来,FPGA正处于革命性数字信号处理的前沿。基于FPGA的设计可以在系统可再编程及在系统调试,具有吞吐量高,能够更好地防止授权复制、元器件和开发成本进一步降低、开发时间也大大缩短等优点。然而,FPGA器件是基于SRAM结构的编程工艺,掉电后编程信息立即丢失,每次加电时,配置数据都必须重新下载,并且器件支持多种配置方式,所以研究FPGA器件的配置方案在FPGA系统设计中具有极其重要的价值,这也给用于可编程逻辑器件编程的配置接口电路和实验开发设备提出了更高的要求。 本论文基于IEEE1149.1标准和USB2.0技术,完成了FPGA配置接口电路及实验开发板的设计与实现。作者在充分理解IEEE1149.1标准和USB技术原理的基础上,针对Altcra公司专用的USB数据配置电缆USB-Blaster,对其内部工作原理及工作时序进行测试与详细分析,完成了基于USB配置接口的FPGA芯片开发实验电路的完整软硬件设计及功能时序仿真。作者最后进行了软硬件调试,完成测试与验证,实现了对Altera系列PLD的配置功能及实验开发板的功能。 本文讨论的USB下载接口电路被验证能在Altera的QuartusII开发环境下直接使用,无须在主机端另行设计通信软件,其兼容性较现有设计有所提高。由于PLD(Programmable Logic Device)厂商对其知识产权严格保密,使得基于USB接口的配置电路应用受到很大限制,同时也加大了自行对其进行开发设计的难度。 与传统的基于PC并口的下载接口电路相比,本设计的基于USB下载接口电路及FPGA实验开发板具有更高的编程下载速率、支持热插拔、体积小、便于携带、降低对PC硬件伤害,且具备其它下载接口电路不具备的SignalTapII嵌入式逻辑分析仪和调试NiosII嵌入式软核处理器等明显优势。从成本来看,本设计的USB配置接口电路及FPGA实验开发板与其同类产品相比有较强的竞争力。
上传时间： 2013-04-24
上传用户：lingduhanya
当今电子系统的设计是以大规模FPGA为物理载体的系统芯片的设计，基于FPGA的片上系统可称为可编程片上系统(SOPC)。SOPC的设计是以知识产权核(IPCore)为基础，以硬件描述语言为主要设计手段，借助以计算机为平台的EDA工具进行的。 本文在介绍了FPGA与SOPC相关技术的基础上，给出了SOPC技术开发调制解调器的方案。在分析设计软件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ开发软件进行SOPC(System On a Programmable Chip)设计流程后，依据调制解调算法提出了一种基于DSP Builder调制解调器的SOPC实现方案，模块化的设计方法大大缩短了调制解调器的开发周期。 在SOPC技术开发调制解调器的过程中，用MATLAB/Simulink的图形方式调用Altera DSP Builder和其他Simulink库中的图形模块(Block)进行系统建模，在Simulink中仿真通过后，利用DSP Builder将Simulink的模型文件(．mdl)转化成通用的硬件描述语言VHDL文件，从而避免了VHDL语言手动编写系统的烦琐过程，将精力集中于算法的优化上。 基于DSP Builder的开发功能，调制解调器电路中的低通滤波器可直接调用FIRIP Core，进一步提高了开发效率。 在进行编译、仿真调试成功后，经过QuartusⅡ将编译生成的编程文件下载到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件编程，从而给出了一种调制解调器的SOPC系统实现方案。
上传时间： 2013-06-24
上传用户：liuchee
