system verilog

47译码器器的verilog源代码,经过编译仿真的

47译码器器的verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助

标签： verilog 译码器源代码仿真

上传时间： 2014-01-23

上传用户：lanhuaying
８＊８的乘法器verilog源代码,经过编译仿真的

８＊８的乘法器verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助

标签： verilog 乘法器源代码仿真

上传时间： 2014-01-14

上传用户：txfyddz
BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chi

BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chip Designed with Xilinx XC2S300e Spartan 2+ FPGA. Implemented With BurchED B5-X300 FPGA board, B5-SRAM module, B5-CF module and B5-FPGA-CPU-IO module

标签： compatible 300 Spartan2e BurchED

上传时间： 2015-07-07

上传用户：star_in_rain
pli_handbook_examples_pc verilog hdl 与C的接口的典型例子

pli_handbook_examples_pc verilog hdl 与C的接口的典型例子

标签： pli_handbook_examples_pc verilog hdl 接口

上传时间： 2014-01-17

上传用户：change0329
contract management system

contract management system

标签： management contract system

上传时间： 2013-12-23

上传用户：LIKE
本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子

本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子，这些例子全部通过了验证。第七章以后的设计实例，不仅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。

标签： Verilog-HDL CD-ROM 实践应用系统

上传时间： 2014-01-19

上传用户：lixinxiang
verilog ADPLL file with testbench.v

verilog ADPLL file with testbench.v

标签： testbench verilog ADPLL file

上传时间： 2015-07-09

上传用户：cx111111
完整的用VERILOG语言开发的USB2.0 IP核源代码

完整的用VERILOG语言开发的USB2.0 IP核源代码，包括文档、仿真文件

标签： VERILOG USB 2.0 IP核

上传时间： 2015-07-09

上传用户：维子哥哥
Verilog HDL的PLI子程序接口

Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，

标签： Verilog HDL PLI 程序接口

上传时间： 2013-12-09

上传用户：kr770906
Thomas课本中的verilog例子。Thomas的verilog在可编程期间领域很有名

Thomas课本中的verilog例子。Thomas的verilog在可编程期间领域很有名

标签： verilog Thomas 可编程

上传时间： 2013-12-16

上传用户：daoxiang126