system verilog

一个电子中的verilog实验源代码。适合verilog初学者学习参考

一个电子中的verilog实验源代码。适合verilog初学者学习参考

标签： verilog 电子实验初学者

上传时间： 2014-12-05

上传用户：huyiming139
钳入式开发的operation system 是追简单的example 钳入式开发的operation system 是追简单的example

钳入式开发的operation system 是追简单的example 钳入式开发的operation system 是追简单的example

标签： operation example system

上传时间： 2015-06-24

上传用户：凌云御清风
Building a RISC System in an FPGA

Building a RISC System in an FPGA

标签： Building System RISC FPGA

上传时间： 2014-01-27

上传用户：hullow
Features • Compatible with MCS-51® Products • 8K Bytes of In-System Programmable (ISP

Features • Compatible with MCS-51® Products • 8K Bytes of In-System Programmable (ISP) Flash Memory – Endurance: 1000 Write/Erase Cycles • 4.0V to 5.5V Operating Range • Fully Static Operation: 0 Hz to 33 MHz • Three-level Program Memory Lock • 256 x 8-bit Internal RAM • 32 Programmable I/O Lines • Three 16-bit Timer/Counters • Eight Interrupt Sources • Full Duplex UART Serial Channel • Low-power Idle and Power-down Modes • Interrupt Recovery from Power-down Mode • Watchdog Timer • Dual Data Pointer • Power-off Flag

标签： 8226 Programmable Compatible In-System

上传时间： 2015-06-27

上传用户：dianxin61
计数器同步异步预置数清零 verilog hdl 编写

计数器同步异步预置数清零 verilog hdl 编写

标签： verilog hdl 计数器编写

上传时间： 2013-12-18

上传用户：凤临西北
verilog 教程

verilog 教程，介绍了用verilog语言写硬件电路的描述语言。内容详细丰富！！是一不不错的教程

标签： verilog 教程

上传时间： 2015-06-27

上传用户：天诚24
本发行说明包含了发行适用于 HP-UX 的 Sun Java System Message Queue 3 2005Q4 (3.6 SP3) 时可用的重要信息。本说明主要介绍已知问题和限制以及其他

本发行说明包含了发行适用于 HP-UX 的 Sun Java System Message Queue 3 2005Q4 (3.6 SP3) 时可用的重要信息。本说明主要介绍已知问题和限制以及其他信息。在使用 Message Queue 之前，请先阅读本文档。

标签： Message 2005Q4 System HP-UX

上传时间： 2013-12-24

上传用户：qq521
Verilog HDL实现的I2C Slave模拟

Verilog HDL实现的I2C Slave模拟

标签： Verilog Slave HDL I2C

上传时间： 2014-11-17

上传用户：ztj182002
c8051f020 实时时钟模块程序内含IIC模块程序/********************** SYSTEM CLOCK 8M********************************/

c8051f020 实时时钟模块程序内含IIC模块程序/********************** SYSTEM CLOCK 8M********************************/ extern unsigned char xdata currenttime[16]={0} extern unsigned char xdata settime[16]={ 0x00, // control regesiter 1 0x00, // control regesiter 2 0x01, //current second 0x19, //current minute 0x20, //current hour 0x29, //current data 0x04, //current week 0x07, //current month 0x05, //current year 0x00, // alarm value reset 0x00, // alarm value reset 0x00, // alarm value reset 0x00, // alarm value reset 0x00, // clk out disable 0x00, // close timer 0x00, } /*********************************************************************/ extern void Current_Time ( void ) extern void Set_Time ( void )

标签： c8051f020 SYSTEM CLOCK IIC

上传时间： 2015-06-30

上传用户：edisonfather
mentor UART IP verilog源码以通过验证.

mentor UART IP verilog源码以通过验证.

标签： verilog mentor UART IP

上传时间： 2014-07-10

上传用户：dyctj