200-MHz ARM920T Processor • 16-kbyte Instruction Cache • 16-kbyte Data Cache • Linux® , Microsoft® Windows® CE-enabled MMU • 100-MHz System Bus • MaverickCrunch™ Math Engine • Floating Point, Integer, and Signal Processing Instructions • Optimized for digital music compression and decompression algorithms. • Hardware interlocks allow in-line coding. • MaverickKey™ IDs • 32-bit Unique ID can be used for DRM-compliant 128-bit random ID. • Integrated Peripheral Interfaces • 32-bit SDRAM Interface
标签： 8226 Cache kbyte Instruction
上传时间： 2017-04-08
上传用户：comua
This is paper on post silicon verification of cache coherence.
标签： verification coherence silicon cache
上传时间： 2013-12-02
上传用户：ma1301115706
this is an interrest book about Mips,some simple sourcecodes, using SPIM
标签： sourcecodes interrest simple about
上传时间： 2017-07-28
上传用户：Miyuki
This module handles ARP messages and ARP resolution and manages the ARP cache
标签： ARP resolution and messages
上传时间： 2014-01-31
上传用户：ynwbosss
DM642上利用DMA和CACHE优化内存存取实例
上传时间： 2013-12-16
上传用户：爱死爱死
集成电路设计以及制造业的不断发展，使得在单个芯片上集成多个处理器内核成为了可能。近年来多核处理器的发展过程中，多个内核对共享数据的访问一直存在数据冲突问题，也就是缓存（Cache）出现不一致情况。Cache 一致性协议就是为了解决这种不一致现象，使得内核可以实时访问到正确的数据。 本文在简单介绍Cache一致性之后，总结了三种改进的Cache一致性协议。第一种介绍了一致性协议与片上互联协议相协同的设计将多核架构与片上互联方式相结合，最终实现低延迟、高带宽、可扩展等特性。第二种提出了基于分层架构的混合一致性协议，将两种传统一致性协议进行了有效地结合。在第一层共享总线架构结构上采用总线监听一致性协议，第二层互联网络架构的结构上采用基于目录的一致性协议。该协议即解决了共享总线架构的总线带宽问题，又解决了基于目录的一致性协议中目录所占存储空间过大的问题，表现出了优良的性能。第三种是基于 Token 的动态可重构 Cache一致性协议，通过相关结果表明基于 Token 的动态可重构 Cache 一致性协议将能够有效的应用到众核处理器结构中。
标签： Cache
上传时间： 2016-11-28
上传用户：Nicole_K
cache-google-font
上传时间： 2018-03-26
上传用户：itata
随着存储技术的迅速发展，存储业务需求的不断增长，独立的磁盘冗余阵列可利用多个磁盘并行存取提高存储系统的性能。磁盘阵列技术采用硬件和软件两种方式实现，软件RAID（Redundant Array of Independent Disks）主要利用操作系统提供的软件实现磁盘冗余阵列功能，对系统资源利用率高，节省成本。硬件RAID将大部分RAID功能集成到一块硬件控制器中，系统资源占用率低，可移植性好。 分析了软件RAID的性能瓶颈，使用硬件直接完成部分计算提高软件RAID性能。针对RAID5采用FPGA（Field Programmable Gate Array）技术实现RAID控制器硬件设计，完成磁盘阵列启动、数据缓存（Cache）以及数据XOR校验等功能。基于硬件RAID的理论，提出一种基于Virtex-4的硬件RAID控制器的系统设计方案：独立微处理器和较大容量的内存；实现RAID级别迁移，在线容量扩展，在线数据热备份等高效、用户可定制的高级RAID功能；利用Virtex-4内置硬PowerPC完成RAID服务器部分配置和管理工作，运行Linux操作系统、RAID管理软件等。控制器既可以作为RAID控制卡在服务器上使用，也可作为一个独立的系统，成为磁盘阵列的调试平台。 随着集成电路的发展，芯片的体积越来越小，电路的布局布线密度越来越大，信号的工作频率也越来越高，高速电路的传输线效应和信号完整性问题越来越明显。RAID控制器属于高速电路的范畴，在印刷电路板（Printed Circuit Block, PCB）实现时分别从叠层设计、布局、电源完整性、阻抗匹配和串扰等方面考虑了信号完整性问题，并基于IBIS（I/O Buffer Information Specification）模型进行了信号完整性分析及仿真。
上传时间： 2013-04-24
上传用户：jeffery
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。 经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。
上传时间： 2013-07-07
上传用户：标点符号
·本书从软件设计的角度，全面、系统地介绍了ARM处理器的基本体系结构和软件设计与优化方法。内容包括：ARM处理器基础；ARM/Thumb指令集；C语言与汇编语言程序的设计与优化；基本运算、操作的优化；基于ARM的DSP；异常与中断处理；固件与嵌入式OS；cache与存储器管理；ARMv6体系结构的特点等。全书内容完整，针对各种不同的ARM内核系统结构都有详尽论述，并有大量的例子和源代码。附录给出了完
上传时间： 2013-04-24
上传用户：763274289
