本文针对应用于军用直升机上的Doppler/SINS组合导航系统对导航计算机高精度、高性能的要求，设计出一种基于DSP(TMS320C6713)和FPGA(spartan-3E XC3S500E) 协同合作的机载导航计算机系统。在分析Doppler/SINS组合导航系统模型的特点和系统对导航计算机的需求后，提出了基于DSP和FPGA的机载导航计算机整体设计方案，该方案采用DSP负责导航解算，利用FPGA强大的内部资源扩展系统的通信接口，完成外围通信模块控制信号的整合。在导航计算机整体设计方案，包括硬件设计方案和软件设计方案确立的基础上，首先对 DSP和FPGA芯片进行选型，其次对实现各个功能模块的关键技术进行研究和开发，包括基于FPGA的数据通信模块、基于DSP的处理器模块以及数据存储模块，开发过程中做了大量的仿真和验证，最后对系统进行综合测试和联调，并进行了地面跑车实验。实验结果证明：系统能够实时采集IMU角速率和加速度、Doppler雷达的速度等信息，能够对IMU、Doppler、GPS、航姿系统、高度表等信息进行导航解算，生成当前位置、姿态等导航数据，并能够完成与机载电子设备间的数据通信与控制。多次的联调和跑车实验结果证明，机载导航计算机达到了预期设计的目的，可以有效提高导航系统的运算精度，实现了高性能、小体积、低成本的要求，系统具有较高的应用价值。关键词：Doppler/SINS组合导航，导航计算机，DSP,FPGA
上传时间： 2013-07-25
上传用户：cc1915
无线局域网是计算机网络技术和无线通信技术相结合的产物，是利用无线媒介传输信息的计算机网络。在无线通信信道中，由于多径时延不可避免地存在符号间干扰，正交频分复用(OFDM)作为一种可以有效对抗符号间干扰(ISI)和提高频谱利用率的高速传输技术，引起了广泛关注。在无线局域网(WLAN)系统中，OFDM调制技术已经被采用作为其物理层标准，并且公认为是下一代无线通信系统中的核心技术。基于IEEE802.11a的无线局域网标准的物理层采用了OFDM技术，能有效的对抗多径信道衰落，达到54Mbps的速度，而未来而的IEEE802.11n将达到100Mbps的高速。因此，研发以OFDM为核心的原型机研究非常有必要。 本文在深入理解OFDM技术的同时，结合相应的EDA工具对系统进行建模并基于IEEE802.11a物理层标准给出了一种OFDM基带发射机系统的FPGA实现方案。整个设计采用目前主流的自顶向下的设计方法，由总体设计至详细设计逐步细化。在系统功能模块的FPGA实现过程中，针对Xilinx一款160万门的spartan-3E XCS1600E芯片，依照：IEEE802.11a帧格式，对发射机系统各个模块进行了详细设计和仿真： (1)训练序列生成模块，包括长，短训练序列； (2)信令模块，包括卷积编码，交织，BPSK调制映射； (3)数据模块，包括加扰，卷积编码，删余，交织，BPSK/QPSK/16QAM/64QAM调制映射； (4)OFDM处理部分，包括导频插入，加循环前缀，IFFT处理； (5)对整个发射处理部分联调，并给出仿真结果另外，还完成了接收机部分模块的FPGA设计，并给出了相应的顶层结构与仿真波形。最后提出了改进和进一步开发的方向。
上传时间： 2013-04-24
上传用户：李彦东
在为所有 Xilinx® Virtex®-6 和 spartan®-6 FPGA 产品系列提供全面生产支持的同时，ISE 12 版本作为业界唯一一款领域专用设计套件，不断发展和演进，可以为逻辑、数字信号处理(DSP)、嵌入式处理以及系统级设计提供互操作性设计流程和工具配置。此外，赛灵思还在 ISE 12 套件中采用了大量软件基础架构，并改进了设计方法，从而不仅可缩短运行时间，提高系统集成度，而且还能在最新一代器件产品系列和目标设计平台上扩展 IP 互操作性
上传时间： 2013-07-26
上传用户：青春给了作业95
FPGA布局算法和软件位于工艺映射和布线之间，是一个承上启下的阶段，对最终的布通率和时序都有着重要的影响。 本论文的工作之一便是研究旨在提高布通率的布局算法。在研究了国内外装箱和布局算法的基础上，本文提出了一种新的结合了装箱的布局算法框架，并称之为"低温交替改善的"布局算法。其基本思想是，在模拟退火的低温阶段交替的优化装箱和布局。本文给了基于学术界标准布局布线软件VPR的一个软件实现，并且提出了低温的判定条件以及一种新的选择待交换逻辑单元的方法。采用三种不同的装箱算法作为布局输入，基于VPR的低温交替改善的布局算法实现，在布通率上，比VPR分别提高了21.3％、15.5％、10.7％。而带来的平均额外时间开销不到20％。 FPGA布局软件实现对整个FPGA CAD流程的运行效率，算法的可扩展性也有着不可忽视的影响。现代FPGA有着多样而复杂的逻辑和布线资源。而学术界的布局软件'VPR所面向的FPGA却只能处理十分简单的FPGA结构，对于宏、总线、多时钟等实际应用中很重要的部分都没有考虑。本文提出了"逻辑单元层"的概念，用具有特定几何结构的逻辑单元层来统一处理多种类型的逻辑资源。针对相对位置约束在现代FPGA布局软件中的重要地位，我们提出了一种处理相对位置约束的方法。这些讨论均已经在面向Xilinx spartanⅡ芯片布局的原型系统中得到了实现，初步证实了这些方法的可扩展性和实用性。
上传时间： 2013-06-21
上传用户：ezgame
本资料是关于Nexys3板卡的培训资料。Nexys 开发板是基于最新技术spartan-6 FPGA的数字系统开发平台。它拥有48M字节的外部存储器（包括2个非易失性的相变存储器），以及丰富的I/O器件和接口，可以适用于各式各样的数字系统。 板上自带AdeptTM高速USB2接口可以为开发板提供电源，也可以烧录程序到FPGA，用户数据的传输速率可以达到38M字节/秒。 Nexys3开发板可以通过添加一些低成本的外设Pmods （可以多达30几个）和Vmods （最新型外设）来实现额外的功能，例如A/D和D/A转换器，线路板，电机驱动装置，和实现装置等等。另外，Nexys3完全兼容所有的赛灵思工具，包括免费的WebPackTM，ChipscopeTM，EDKTM（嵌入式处理器设计套件），以及其他工具。 图 Nexys3板卡介绍
上传时间： 2013-10-09
上传用户：thing20
本文是关于赛灵思Artix-7 FPGA 数据手册:直流及开关特性的详细介绍。 文章中也讨论了以下问题： 1.全新 Artix-7 FPGA 系列有哪些主要功能和特性? Artix-7 系列提供了业界最低功耗、最低成本的 FPGA，采用了小型封装，配合Virtex 架构增强技术，能满足小型化产品的批量市场需求，这也正是此前 spartan 系列 FPGA 所针对的市场领域。与 spartan-6 FPGA 相比，Artix-7 器件的逻辑密度从 20K 到 355K 不等，不但使速度提升 30%，功耗减半，尺寸减小 50%，而且价格也降了 35%。 2.Artix-7 FPGA 系列支持哪些类型的应用和终端市场? Artix-7 FPGA 系列面向各种低成本、小型化以及低功耗的应用，包括如便携式超声波医疗设备、军用通信系统、高端专业/消费类相机的 DSLR 镜头模块，以及航空视频分配系统等。
上传时间： 2013-10-11
上传用户：zouxinwang
通过Xilinx spartan-6 FPGA 的Multiboot特性,允许用户一次将多个配置文件下载入Flash中,根据不同时刻的需求,在不掉电重启的情况下,从中选择一个来重配置FPGA,实现不同功能,提高器件利用率,增加系统安全性,降低系统成本。
标签： Xilinx-spartan MultiBoot FPGA
上传时间： 2013-11-04
上传用户：z1191176801
This application note describes how to retrieve user-defined data from Xilinx configurationPROMs (XC18V00 and Platform Flash devices) after the same PROM has configured theFPGA. The method to add user-defined data to the configuration PROM file is also discussed.The reference design described in this application note can be used in any of the followingXilinx FPGA architectures: spartan™-II, spartan-IIE, spartan-3, Virtex™, Virtex-E, Virtex-II,and Virtex-II Pro.
上传时间： 2013-11-11
上传用户：zhouli
This application note describes how the existing dual-port block memories in the spartan™-IIand Virtex™ families can be used as Quad-Port memories. This essentially involves a dataaccess time (halved) versus functionality (doubled) trade-off. The overall bandwidth of the blockmemory in terms of bits per second will remain the same.
上传时间： 2013-11-08
上传用户：lou45566
Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and spartan-3, andis 3.3V for Virtex-II.
上传时间： 2013-10-22
上传用户：liu999666
