siC衬底X波段GaNMMIC的研究博士论文
上传时间： 2017-04-24
上传用户：mikesering
论文仿真原型程序,仿真四种（ZF,ZF-siC,MMSE,MMSE-siC） Vblast接收的检测性能，绘制误比特率～信噪比曲线。 发端初始化=============================================================== 发射天线数tx,接收天线数rx,发射矩阵长度L(帧长)
标签： MMSE-siC Vblast ZF-siC MMSE
上传时间： 2017-06-22
上传用户：hwl453472107
Cree公司生产的siC MOSFET器件，型号C2M00802012D，在应用器件前需要进行双脉冲实验，实验中用到的主电路原理图（包括PCB文件），驱动和测试原理介绍提供在附件中。其中PCB文件是Gerber文件格式，可以直接交厂制作，不需修改。
上传时间： 2015-12-01
上传用户：mawei_1990
ROHM最近推出了siCMOSFET的新系列产品“SCT3xxxxR系列”。SCT3xxxxR系列采用最新的沟槽栅极结构，进一步降低了导通电阻；同时通过采用单独设置栅极驱动器用源极引脚的4引脚封装，改善了开关特性，使开关损耗可以降低35%左右。此次，针对siCMOSFET采用4引脚封装的原因及其效果等议题，我们采访了ROHM株式会社的应用工程师。关于siCMOSFET的SCT3xxxxR系列，除了导通电阻很低，还通过采用4引脚封装使开关损耗降低了35%，对此我们非常感兴趣。此次，想请您以4引脚封装为重点介绍一下该产品。首先，请您大致讲一下4引脚封装具体是怎样的封装，采用这种封装的背景和目的是什么。首先，采用4引脚封装是为了改善siCMOSFET的开关损耗。包括siCMOSFET在内的电源开关用MOSFET和IGBT，被作为开关元件广泛应用于各种电源应用和电源线路中。必须尽可能地降低这种开关元件产生的开关损耗和传导损耗，但不同的应用，其降低损耗的方法也不尽相同。作为其中的一种手法，近年来发布了一种4引脚的新型封装，即在MOSFET的源极、漏极、栅极三个引脚之外，另外设置了驱动器源极引脚。此次的SCT3xxxxR系列，旨在通过采用最新的沟槽栅极结构，实现更低的导通电阻和传导损耗；通过采用4引脚封装，进一步发挥出siC本身具有的高速开关性能，并降低开关损耗。那么，我想详细了解一下刚刚您的概述中出现的几个要点。首先，什么是“驱动器源极引脚”？驱动器源极引脚是应用了开尔文连接原理的源极引脚。开尔文连接是通过电阻测量中的4个引脚或四线检测方式，在电流路径基础上加上两条测量电压的线路，以极力消除微小电阻测量或大电流条件下测量时不可忽略的线缆电阻和接触电阻的影响的方法，是一种广为人知的方法。这种4引脚封装仅限源极，通过使连接栅极驱动电路返回线的源极电压引脚与流过大电流的电源源极引脚独立，来消除ID对栅极驱动电路的影响。
上传时间： 2021-11-07
上传用户：
该文档为siC功率半导体器件发展历程、优势和发展前景概述文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-12-15
上传用户：
该文档为siC功率半导体器件的优势及发展前景总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-12-18
上传用户：
基于siC MOSFET的20kW全桥LLC变换器 分享一个基于siC MOSFET的20kW全桥LLC变换器 Demo
上传时间： 2021-12-21
上传用户：
半导体云讲堂——宽禁带半导体（GaN、siC）材料及器件测试宽禁带半导体材料是指禁带宽度在3.0eV及以上的半导体材料， 典型的是碳化硅(siC)、 氮化镓(GaN)、 金刚石等材料。 宽禁带半导体材料被称为第三代半导体材料。四探针技术要求样品为薄膜样品或块状， 范德堡法为更通用的四探针测量技术，对样品形状没有要求， 且不需要测量样品所有尺寸， 但需满足以下四个条件• 样品必须具有均匀厚度的扁平形状。• 样品不能有任何隔离的孔。• 样品必须是均质和各向同性的。• 所有四个触点必须位于样品的边缘。
上传时间： 2022-01-03
上传用户：
本应用笔记详细记载了关于罗姆的siC 器件的特性及使用方法。从分立器件到模块，面向各种应用，siC器件的优势和使用上的注意点，从初次接触siC器件到熟知产品的各位，都可以得到应用和帮助
上传时间： 2022-02-08
上传用户：shjgzh
该文档为siC-碳化硅-功率半导体的介绍讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-02-14
上传用户：bluedrops
