XILINX的FPGA实现的双口ram源码，可作为dsp\sdram和pci桥接作用，可直接使用，实际工程通过。
上传时间： 2013-12-29
上传用户：Avoid98
SAM9261 BasicMMU Example code with ADS1.2 (163 kB) The goal of this project is to show how to use a PC100 sdram and the MMU to perform a rating with a 100MHz Bus Clock. The rating is based on Dhrystone 2.1. It shows the rate when I+D Caches are disabled or enabled, with or without MMU and I Cache is disable or enabled, with or without MMU.
标签： BasicMMU Example project 9261
上传时间： 2013-12-28
上传用户：zhanditian
This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR sdram and 2 Mbyte of SSRAM. As of this time, the DDR interface only works up to 120 MHz. At 130, DDR data can be read but not written. NOTE: the test bench cannot be simulated with DDR enabled because the Altera pads do not have the correct delay models. * How to program the flash prom with a FPGA programming file 1. Create a hex file of the programming file with Quartus. 2. Convert it to srecord and adjust the load address: objcopy --adjust-vma=0x800000 output_file.hexout -O srec fpga.srec 3. Program the flash memory using grmon: flash erase 0x800000 0xb00000 flash load fpga.srec
标签： Development Startix2 tailored Altera
上传时间： 2014-01-19
上传用户：chongcongying
在信息处理中，特别是实时视频图像处理中，通常都要对实现视频图像进行处理，而这首先必须设计大容量的存储器，同步动态随机存储器sdram虽然有价格低廉、容量大等优点，但因sdram的控制结构复杂，常用的方法是设计sdram通用控制器，这使得很多人不得不放弃使用sdram而使用价格昂贵的SRAM。为此，笔者在研究有关文献的基础上，根据具体情况提出一种独特的方法，实现了对sdram的控制，并通过利用FPGA控制数据存取的顺序来实现对数字视频图像的旋转，截取、平移等实时处理。
标签： 信息处理
上传时间： 2015-12-05
上传用户：VRMMO
详细描述了存储器的基本结构，从最简单的单位存储单元到复杂的sdram,是软硬件设计师的最佳参考
上传时间： 2015-12-10
上传用户：ainimao
英培特ARM教学平台EDUKIT-III，核心子板为s3c2410，在RH9下实现的sdram测试程序。
标签： EDUKIT-III ARM 教学平台
上传时间： 2013-12-22
上传用户：rishian
ARM7处理器的系统测试源码，汇编和C组成，具有norflash、nandflash、sdram、LCD、IIC、232、NET、USB、RLT等功能，可组成一个完整的处理终端，当然要有相应的硬件支持，供大家参考！
上传时间： 2015-12-19
上传用户：zhaoq123
加强型S3C44B0原理图，包括LCD，ETC、FLASH、sdram等
上传时间： 2014-01-11
上传用户：alan-ee
(原创)uboot在yl2410上的移植，此u-boot代码在sdram、norflash或nandflash上都可启动运行，附详细说明文档
上传时间： 2015-12-25
上传用户：xcy122677
This example streams input from a ADC source to a DAC. An analog signal is acquired block-by-block into sdram from the ADC (an AD9244 in this example). The frames are then output with a one-frame delay to the DAC (an AD9744 in this example). In this example, no processing is done on the frames. They are passed unaltered.
标签： block-by-block acquired example streams
上传时间： 2015-12-29
上传用户：bjgaofei
