针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于sdR sdRam(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。
上传时间： 2013-08-21
上传用户：sjw920325
ref-sdR-sdRam-vhdl代码 sdR sdRAM Controller v1.1 readme.txt This readme file for the sdR sdRAM Controller includes information that was not incorporated into the sdR sdRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.
上传时间： 2013-11-13
上传用户：takako_yang
ref-sdR-sdRam-vhdl代码 sdR sdRAM Controller v1.1 readme.txt This readme file for the sdR sdRAM Controller includes information that was not incorporated into the sdR sdRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.
上传时间： 2013-10-23
上传用户：半熟1994
标准sdR sdRAM控制器参考设计，Lattice提供的verilog源代码
上传时间： 2015-04-14
上传用户：frank1234
浅谈软件无线电技术sdR及其在未来移动通信4G中的应用
上传时间： 2015-07-13
上传用户：songyue1991
软件无线电sdR的仿真，使用matlab仿真。
上传时间： 2015-09-22
上传用户：hphh
sdR sdRAM控制器参考设计,很好的
上传时间： 2015-10-27
上传用户：manlian
Hynix公司8M byte sdR sdRam的verilog语言仿真实现。
上传时间： 2014-12-04
上传用户：h886166
一篇讲解ALTERA的FPGA如何实现sdR SRAM的指导文章。很有指导意义。
上传时间： 2016-02-22
上传用户：wfeel
详细介绍了ALTERA器件的IP CORE以及如何使用sdR sdRAM CONTROL
上传时间： 2016-04-12
上传用户：685
