虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

qi标准

  • 基于MSP430和MBUS的标准远传抄表系统设计

    基于MSP430和MBUS的标准远传抄表系统设计

    标签: MBUS MSP 430 标准

    上传时间: 2013-11-05

    上传用户:亚亚娟娟123

  • 单片机驱动标准PC机键盘的C51程序

    标准PC机键盘的C51程序

    标签: C51 单片机驱动 PC机 标准

    上传时间: 2013-10-23

    上传用户:1421706030

  • 工程项目-速度显示器制作标准

    工程项目-速度显示器制作标准

    标签: 工程项目 速度显示器 标准

    上传时间: 2013-10-31

    上传用户:胡岸888

  • 利用MCP3905/6进行符合IEC标准的有功电能表设计,A

    MCP3905/6 电能表集成电路(Intergrated Circuits,IC)为单相家用电表设计提供有功功率测量。这些器件包含符合国际电工委员会(International Electrotechnical Commission,IEC)所要求的特性,如空载门限和启动电流。此外, MCP3905/6 电表参考设计还给出了根据IEC标准的要求通过EMC抗干扰的系统级设计的例子。 本应用笔记中使用的电表参考设计演示板进行了IEC 认证要求的EMC 测试。这些测试由第三方进行,测试结果见本应用笔记的末尾。

    标签: 3905 MCP IEC 标准

    上传时间: 2013-10-17

    上传用户:ysjing

  • 单片机系统中标准汉字库的生成及应用

    给出了一种标准硬件汉字库的生成方法,介绍了硬字库中字模的结构,给出了由汉字机内码求字模首地址的计算方法。结合通用的液晶显示控制器KS0108,分析了其显示RAM的结构,根据其与字库字模结构的不同,给出了用51单片机汇编语言编写的字模转换子程序。

    标签: 单片机系统 标准 汉字库

    上传时间: 2013-10-17

    上传用户:1142895891

  • 微机总线与接口标准

    3.1 总线与接口概述 3.1.1 总线和接口及其标准的概念  总线:是在模块和模块之间或设备与设备之间的一组进行互连和传输信息的信号线,信息包括指令、数据和地址。   总线标准     指芯片之间、扩展卡之间以及系统之间,通过总线进行连接和传输信息时,应该遵守的一些协议与规范。  接口标准    外设接口的规范,涉及接口信号线定义、信号传输速率、传输方向和拓扑结构,以及电气特性和机械特性等多个方面。 3.1.2 总线的分类 1) 按总线功能或信号类型划分为: 数据总线:双向三态逻辑,线宽表示了总线数据传输的能力。地址总线:单向三态逻辑,线宽决定了系统的寻址能力。控制总线:就某根来说是单向或双向。控制总线最能体现总线特点,决定总线功能的强弱和适应性。2) 按总线的层次结构分为: CPU总线:微机系统中速度最快的总线,主要在CPU内部,连接CPU内部部件,在CPU周围的小范围内也分布该总线,提供系统原始的控制和命令。局部总线:在系统总线和CPU总线之间的一级总线,提供CPU和主板器件之间以及CPU到高速外设之间的快速信息通道。系统总线:也称为I/O总线,是传统的通过总线扩展卡连接外部设备的总线。由于速度慢,其功能已经被局部总线替代。通信总线:也称为外部总线,是微机与微机,微机与外设之间进行通信的总线。3.1.3 总线的主要性能参数1.总线频率:MHz表示的工作频率,是总线速率的一个重要参数。2.总线宽度:指数据总线的位数。3.总线的数据传输率   总线的数据传输率=(总线宽度/8位)×总线频率 例:PCI总线的总线频率为33.3MHz,总线宽度为64位的情况下,总线数据传输率为266MB/s 。

    标签: 微机 总线 接口标准

    上传时间: 2013-11-17

    上传用户:shen954166632

  • TMS320F28335 SCI基于RS-422标准的应用

    TMS320F28335 SCI基于RS-422标准的应用

    标签: F28335 28335 320F TMS

    上传时间: 2013-10-26

    上传用户:digacha

  • XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接

    XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    标签: XAPP FPGA Bank 520

    上传时间: 2013-11-19

    上传用户:yyyyyyyyyy

  • LTE标准下Turbo码编译码器的集成设计

    针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法,对 Turbo编译码系统模块化设计后优化统一,经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明,系统运行稳健可靠,并具有良好的移植性;集成化一体设计,为LTE标准下Turbo码 ASIC的开发提供了参考。

    标签: Turbo LTE 标准 编译码器

    上传时间: 2013-10-28

    上传用户:d815185728

  • 最新蓝牙标准V4.0在Android平台上的应用

    最新蓝牙标准V4.0在Android平台上的应用

    标签: Android 4.0 蓝牙标准

    上传时间: 2013-11-10

    上传用户:lchjng