LDPC码的FPGA实现 LDPC码的FPGA实现
上传时间： 2022-06-27
上传用户：
pd协议和qc协议的区别
上传时间： 2022-07-11
上传用户：
数字高清电视是当前世界上最先进的图像压缩编码技术和数字传输技术的结合，是高技术竞争的焦点之一。其中，信道处理系统及其相关芯片更是集中了数字信号处理、前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键技术之一。本文以卫星数字电视的信道处理系统为对象，结合国际通行的DVB-S/S2标准，研究了该系统在发射端的设计与实现所涉及到的一系列内容。 本文介绍了数字电视的发展概况和主要标准，特别是对我国卫星电视的发展进行了详细的介绍。然后，本文DVB-S/S2信道处理系统的基本原理进行了介绍和分析，主要包括RS码、卷积码、BCH码、LDPC码等的差错编码的基本原理，以及基带信号处理的基本原理。在此基础上对两种系统的传输性能和DVB-S2的后向兼容系统分别进行了基于Matlab的仿真。最后阐述了基于FPGA的DVB-S调制器的信道编码和调制实现，按功能对DVB-S/S2信道编码过程进行模块分解，并针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现。DVB-S/S2调制器的核心是信道编码和调制部分，利用FPGA在数字信号处理方面的优势，本文重点对其中的几个关键模块，包括RS编码、卷积交织器、卷积编码、BCH编码、LDPC编码等的实现算法进行了比较详细的分析，并通过HDL描述和时序仿真来验证算法正确性。
上传时间： 2013-07-10
上传用户：gmh1314
本项目完成的是基于中国“数字电视地面广播传输系统帧结构、信道编码和调制”国家标准的发射端系统FPGA设计与实现。在本设计中，系统采用了Stratix系列的EP1S80F1020C5 FPGA为基础构建的主硬件处理平台。对于发射端系统，数据处理部分的扰码器(随机化)、前向纠错编码(FEC)、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理(OFDM调制)、同步PN头插入、以及信号成形4倍插值滚降滤波器(SRRC)等各模块都是基于FPGA硬件设计实现的。其中关键技术：TDS-OFDM技术及其和绝对时间同步的复帧结构、信号帧的头和帧体保护技术、低密度校验纠错码(LDPC)等，体现了国标的自主创新特点，为数字电视领域首次采用。其硬件实现，亦尚未有具体产品参考。 本文首先介绍了当今国内外数字电视的发展现状，中国数字电视地面广播传输国家标准的颁布背景。并对国标系统技术原理框架，发端系统的整体结构以及FPGA设计的相关知识进行了简要介绍。在此基础上，第三章重点、详细地介绍了基于FPGA实现的发射端系统各主要功能模块的具体结构设计，论述了系统中各功能模块的FPGA设计和实现，包括设计方案、算法和结构的选取、FPGA实现、仿真分析等。第四章介绍了对整个系统的级连调试过程中，对系统结构进行的优化调整，并对级连后的整个系统的性能进行了仿真、分析和验证。作者在项目中完成的工作主要有： 1.阅读相关资料，了解并分析国标系统的技术结构和原理，分解其功能模块。 2.制定了基于国标的发端系统FPGA实现的框架及各模块的接口定义。 3.调整和改进了3780点IFFT OFDM调制模块及滚降滤波器模块的FPGA设计并验证。 4.完成了扰码器、前向纠错编码、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理、同步PN头插入、以及信号成形4倍插值滚降滤波器等功能模块的FPGA设计和验证。 5.在系统级连调试中，利用各模块数据结构特点，优化系统模块结构。 6.完成了整个发射端系统FPGA部分的调试、分析和验证。
上传时间： 2013-04-24
上传用户：zzbbqq99n
本项目完成的是中国地面数字电视融合方案发端系统的FPGA设计与实现。采用Stratix系列的EP1S80F1020C5FPGA为基础构建了主硬件处理平台。系统中能量扩散、LDPC编码、符号交织、星座映射、同步PN头插入、3780点IFFTOFDM调制以及信号成形4倍插值滚降滤波器等都是基于FPGA硬件设计实现的。本文首先介绍了数字电视的发展现状，融合方案发端系统的整体结构以及FPGA设计的相关知识。第三章重点、详细地介绍了基于FPGA的融合方案发端系统除LDPC编码部分的各个模块的具体实现，并对级连后的整个系统的性能进行了仿真、分析和验证。第四章简要介绍了与融合方案发端系统结构类似的一个窄带LDPC解码-误码测试实验平台发端的FPGA设计，并对该测试平台的性能进行了分析验证。我在项目中完成的工作主要有： 1.阅读相关文献资料，了解中国地面数字电视融合方案的整体结构和原理。 2.制定了整个发端系统FPGA实现的框架以及各模块的接口定义。 3.完成了3780点IFFTOFDM的FPGA设计和验证。 4.完成了4倍插值169阶滚降滤波器的算法改进和FPGA设计与验证。 5.完成了整个融合方案系统的功能仿真、分析和验证。 6.完成了窄带LDPC解码-误码测试实验平台发端的FPGA设计以及仿真、验证。
上传时间： 2013-07-05
上传用户：qq521
我们QC小组，针对近年来低压配电屏易出现误操作和安全保障不高等因素，对低压配电屏进行改造，避免了人工操作时的失误和安全隐患，采用单元抽屉式配电屏，取得了很好的效果。
标签： 低压配电屏
上传时间： 2013-11-21
上传用户：tfyt
各种功能的计数器实例（VHDL源代码）:ENTITY counters IS PORT ( d : IN INTEGER RANGE 0 TO 255; clk : IN BIT; clear : IN BIT; ld : IN BIT; enable : IN BIT; up_down : IN BIT; qa : OUT INTEGER RANGE 0 TO 255; qb : OUT INTEGER RANGE 0 TO 255; qc : OUT INTEGER RANGE 0 TO 255; qd : OUT INTEGER RANGE 0 TO 255; qe : OUT INTEGER RANGE 0 TO 255; qf : OUT INTEGER RANGE 0 TO 255; qg : OUT INTEGER RANGE 0 TO 255; qh : OUT INTEGER RANGE 0 TO 255; qi : OUT INTEGER RANGE 0 TO 255;
上传时间： 2014-11-30
上传用户：半熟1994
针对H.264的可伸缩视频编码扩展标准（SVC）在噪声信道中的传输，采用低密度奇偶校验码（LDPC）提出一种非均衡差错保护的方案。在所提的方案中，根据时间、分辨率和质量把原视频序列按重要性分成不同的层。由于不同层的数据对错误的敏感性不同，对其进行不同码率的LDPC信道编码，实现非均衡差错保护。根据视频流中每一帧不同层的PSNR增量不同，和不同信道码率下正确解码的概率不同，反复计算每一帧所有码率组合的PSNR增量值并找出最大组，从而进行信道编码并传输。实验表明，在相同的平均码率条件下，提出的方案相比其他方案的PSNR值增加了2.8 dB，更适合无线信道的传输。
上传时间： 2013-10-13
上传用户：xitai
各种功能的计数器实例（VHDL源代码）:ENTITY counters IS PORT ( d : IN INTEGER RANGE 0 TO 255; clk : IN BIT; clear : IN BIT; ld : IN BIT; enable : IN BIT; up_down : IN BIT; qa : OUT INTEGER RANGE 0 TO 255; qb : OUT INTEGER RANGE 0 TO 255; qc : OUT INTEGER RANGE 0 TO 255; qd : OUT INTEGER RANGE 0 TO 255; qe : OUT INTEGER RANGE 0 TO 255; qf : OUT INTEGER RANGE 0 TO 255; qg : OUT INTEGER RANGE 0 TO 255; qh : OUT INTEGER RANGE 0 TO 255; qi : OUT INTEGER RANGE 0 TO 255;
上传时间： 2013-10-09
上传用户：松毓336
数据结构中关于十字链表的实现，十字链表可以很好的对稀疏矩阵进行效率很高的存储和计算。比如在通信纠错编码的ldpc编译码中就要用到这种数据结构
标签： 数据结构
上传时间： 2014-01-12
上传用户：Pzj
