文中在pre-FFT定时同步算法的基础上提出一个新的定时同步算法及其改进算法，该算法利用规则集对相关函数和导函数优化的方法得以进一步减小估计方差，本文在给出其推导过程的基础上给出了仿真结果，并与相关算法进行比较，结果表明新算法的定时估计精度较高且具有一定的鲁棒性。
上传时间： 2013-10-29
上传用户：hebmuljb
This errata sheet describes both the known functional problems and anydeviations from the electrical specifications known at the release date ofthis document.Each deviation is assigned a number and its history is tracked in a table atthe end of the document.
上传时间： 2013-11-22
上传用户：liangliang123
This errata sheet describes both the known functional problems and anydeviations from the electrical specifications known at the release date ofthis document.Each deviation is assigned a number and its history is tracked in a table atthe end of the document.
上传时间： 2014-12-31
上传用户：thuyenvinh
12864液晶时钟显示程序 LCD 地址变量 ;**************变量的定义***************** RS BIT P2.0 ;LCD数据/命令选择端(H/L) RW BIT P2.1 ;LCD读/写选择端(H/L) EP BIT P2.2 ;LCD使能控制 PSB EQU P2.3 RST EQU P2.5 PRE BIT P1.4 ;调整键(K1) ADJ BIT P1.5 ;调整键(K2) COMDAT EQU P0 LED EQU P0.3 YEAR DATA 18H ;年,月,日变量 MONTH DATA 19H DATE DATA 1AH WEEK DATA 1BH HOUR DATA 1CH ;时,分,秒,百分之一秒变量 MIN DATA 1DH SEC DATA 1EH SEC100 DATA 1FH STATE DATA 23H LEAP BIT STATE.1 ;是否闰年标志1--闰年，0--平年 KEY_S DATA 24H ;当前扫描键值 KEY_V DATA 25H ;上次扫描键值 DIS_BUF_U0 DATA 26H ;LCD第一排显示缓冲区 DIS_BUF_U1 DATA 27H DIS_BUF_U2 DATA 28H DIS_BUF_U3 DATA 29H DIS_BUF_U4 DATA 2AH DIS_BUF_U5 DATA 2BH DIS_BUF_U6 DATA 2CH DIS_BUF_U7 DATA 2DH DIS_BUF_U8 DATA 2EH DIS_BUF_U9 DATA 2FH DIS_BUF_U10 DATA 30H DIS_BUF_U11 DATA 31H DIS_BUF_U12 DATA 32H DIS_BUF_U13 DATA 33H DIS_BUF_U14 DATA 34H DIS_BUF_U15 DATA 35H DIS_BUF_L0 DATA 36H ;LCD第三排显示缓冲区 DIS_BUF_L1 DATA 37H DIS_BUF_L2 DATA 38H DIS_BUF_L3 DATA 39H DIS_BUF_L4 DATA 3AH DIS_BUF_L5 DATA 3BH DIS_BUF_L6 DATA 3CH DIS_BUF_L7 DATA 3DH DIS_BUF_L8 DATA 3EH DIS_BUF_L9 DATA 3FH DIS_BUF_L10 DATA 40H DIS_BUF_L11 DATA 41H DIS_BUF_L12 DATA 42H DIS_BUF_L13 DATA 43H DIS_BUF_L14 DATA 44H DIS_BUF_L15 DATA 45H FLAG DATA 46H ;1-年，2-月，3-日，4-时，5-分，6-秒，7-退出调整。 DIS_H DATA 47H DIS_M DATA 48H DIS_S DATA 49H
上传时间： 2013-11-09
上传用户：xingisme
Altium Designer 10是由Altium公司推出的一款开发软件，Altium Designer 10综合了电子产品一体化开发所需的所有必须技术和功能。Altium Designer 在单一设计环境中集成板级和FPGA系统设计、基于FPGA和分立处理器的嵌入式软件开发以及PCB版图设计、编辑和制造。并集成了现代设计数据管理功能,使得Altium Designer成为电子产品开发的完整解决方案－一个既满足当前，也满足未来开发需求的解决方案。 Altium Designer10 为您带来了一个全新的管理元 Altium Designer release 10器件的方法。其中包括新的用途系统、修改管理、新的生命周期和审批制度、实时供应链管理等更多的新功能! Altium Designer 10安装流程： 安装完后复制 AD10.Crack 文件夹下文件到安装目录。 1.运行AD10KeyGen，点击“打开模板”，加载license.ini，如想修改注册名，只需修改：TransactorName=Your Name，其中Your Name用你自己的名字替换，其它参数在单机版的情况下无需修改； 2.点击“生成协议”，保存生成的alf文件(文件名任意，如“jack ”)，并将其放到你的安装目录下； 3.将patch.exe放到你的安装目录下，运行patch，对安装目录下的dxp.exe文件补丁，注意运行破解时软件没有运行； 4.启动DXP，运行菜单DXP->My Account，点击Add Standalone License file，加载前面生成的license（.alf）文件后即能正常使用了。 资源是.bin格式的镜像文件，到网上下一个UltraISO打开后另存为iso或isz格式，用DAEMON Tools Lite虚拟光驱打开就能安装了。(或者安装一个快压打开) 安装提醒： 安装时有两个路径选择，第一个是安装主程序的；第二个是放置设计样例、元器件库文件、模板文件的，共3.3GB。如果你的C盘留的不够大，建议将3GB多的东西和主程序安装在一块儿。 安装完成后界面可能是英文的，如果想调出中文界面，则可以：DXP-->Preferences-->System-->General-->Localization--选中Use localized resources，保存设置后重新启动程序就有中文菜单了。 Altium Designer 10破解方法： 安装包里已经带有破解文件了，但没有AD10KeyGen这个文件，所以要把注册名改成自己的名字不方便。 1.运行AD10KeyGen，点击“打开模板”，加载license.ini，如想修改注册名，只需修改： TransactorName=Your Name 其中Your Name用你自己的名字替换，其它参数在单机版的情况下无需修改； 2.点击“生成协议”，保存生成的alf文件(文件名任意，如“jack ”)，并将其放到你的安装目录下； 3.将patch.exe放到你的安装目录下，运行patch，对安装目录下的dxp.exe文件补丁，注意运行破解时软件没有运行； 4.启动DXP，运行菜单DXP->My Account，点击Add Standalone License file，加载前面生成的license（.alf）文件后即能正常使用了。 注意： 1.局域网内用同一license不再提示冲突 2.仅供学习研究使用，勿用于非法用途。 相关资料：altium designer 10 破解教程
上传时间： 2013-11-10
上传用户：叶立炫95
收文单位：左列各单位 发文字号： MT-8-2-0037
上传时间： 2013-10-28
上传用户：ming529
Xilinx is disclosing this user guide, manual, release note, and/or specification (the "Documentation") to you solely for use in the developmentof designs to operate with Xilinx hardware devices. You may not reproduce, distribute, republish, download, display, post, or transmit theDocumentation in any form or by any means including, but not limited to, electronic, mechanical, photocopying, recording, or otherwise,without the prior written consent of Xilinx. Xilinx expressly disclaims any liability arising out of your use of the Documentation. Xilinx reservesthe right, at its sole discretion, to change the Documentation without notice at any time. Xilinx assumes no obligation to correct any errorscontained in the Documentation, or to advise you of any corrections or updates. Xilinx expressly disclaims any liability in connection withtechnical support or assistance that may be provided to you in connection with the Information.
上传时间： 2013-11-11
上传用户：zwei41
Xilinx is disclosing this user guide, manual, release note, and/or specification (the “Documentation”) to you solely for use in the development of designs to operate with Xilinx hardware devices. You may not reproduce, distribute, republish, download, display, post, or transmit the Documentation in any form or by any means including, but not limited to, electronic, mechanical, photocopying, recording, or otherwise, without the prior written consent of Xilinx. Xilinx expressly disclaims any liability arising out of your use of the Documentation. Xilinx reserves the right, at its sole discretion, to change the Documentation without notice at any time. Xilinx assumes no obligation to correct any errors contained in the Documentation, or to advise you of any corrections or updates. Xilinx expressly disclaims any liability in connection with technical support or assistance that may be provided to you in connection with the Information.
标签： CPLD
上传时间： 2014-12-05
上传用户：qazxsw
在使用DBCA之前，先检视一下目前环境。以我的系统为例：作业系统为SUSE LINUX 7.2，安装了oracle 9i Enterprise Edition Release 9.0.1,Oracle 9i资料库的oraclde SID设定为ora901.
上传时间： 2015-01-02
上传用户：13188549192
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standards, or from scratch, to support a wide variety of custom protocols.The Wizard produces a wrapper, an example design, and a testbench for rapid integration and verification of the serial interface with your custom function Features• Creates customized HDL wrappers to configureVirtex-5 RocketIO™ GTP transceivers• Users can configure Virtex-5 GTP transceivers toconform to industry standard protocols usingpredefined templates, or tailor the templates forcustom protocols• Included protocol templates provide support for thefollowing specifications: Aurora, CPRI, FibreChannel 1x, Gigabit Ethernet, HD-SDI, OBSAI,OC3, OC12, OC48, PCI Express® (PCIe®), SATA,SATA II, and XAUI• Automatically configures analog settings• Each custom wrapper includes example design, testbench; and both implementation and simulation scripts
标签： Transceiver Virtex Wizar GTP
上传时间： 2013-10-20
上传用户：dave520l
