本软件是关于MAX338, MAX339的英文数据手册：MAX338, MAX339 8通道/双4通道、低泄漏、CMOS模拟多路复用器 The MAX338/MAX339 are monolithic, CMOS analog multiplexers (muxes). The 8-channel MAX338 is designed to connect one of eight inputs to a common output by control of a 3-bit binary address. The dual, 4-channel MAX339 is designed to connect one of four inputs to a common output by control of a 2-bit binary address. Both devices can be used as either a mux or a demux. On-resistance is 400Ω max, and the devices conduct current equally well in both directions. These muxes feature extremely low off leakages (less than 20pA at +25°C), and extremely low on-channel leakages (less than 50pA at +25°C). The new design offers guaranteed low charge injection (1.5pC typ) and electrostatic discharge (ESD) protection greater than 2000V, per method 3015.7. These improved muxes are pin-compatible upgrades for the industry-standard DG508A and DG509A. For similar Maxim devices with lower leakage and charge injection but higher on-resistance, see the MAX328 and MAX329.
上传时间： 2013-11-12
上传用户：18711024007
一下就是pcb源博自动拼板开料系统下载资料介绍说明： 一、约定术语: 大板（Sheet）(也叫板料)：是制造印制电路板的基板材料，也叫覆铜板，有多种规格。如：1220X1016mm。 拼板（Panel）(也叫生产板)：由系统根据拼板设定的的范围（拼板最大长度、最小长度和拼板最大宽度、最小宽度）自动生成； 套板（Unit）：有时是客户定单的产品尺寸(Width*Height)；有时是由多个客户定单的产品尺寸组成（当客户定单的尺寸很小时即常说的连片尺寸）。一个套板由一个或多个单元（Pcs）组成； 单元（Pcs）: 客户定单的产品尺寸。 套板间距（DX、DY）尺寸 ：套板在拼板中排列时，两个套板之间的间隔。套板长度与长度方向之间的间隔叫DX尺寸；套板宽度与宽度方向之间的间隔叫DY尺寸。 拼板工艺边（DX、DY）尺寸(也叫工作边或夹板边)：套板与拼板边缘之间的尺寸。套板长度方向与拼板边缘之间的尺寸叫DX工艺边；套板宽度方向与拼板边缘之间的尺寸叫DY工艺边。 单元数/每套：每个套板包含有多少个单元 规定套板数：在开料时规定最大拼板包含多少个套板 套板混排：在一个拼板里面，允许一部份套板横排，一部份套板竖排。 开料模式：开料后，每一种板材都有几十种开料情况，甚至多达几百种开料情况。怎样从中选出最优的方案？根据大部份PCB厂的开料经验，我们总结出了5种开料模式：1为单一拼板不混排；2为单一拼板允许混排；3、4、5开料模式都是允许二至三种拼板，但其排列的方式和计算的方法可能不同(从左上角开始向右面和下面分、从左到右、从上到下、或两者结合)在后面的拼板合并 中有开料模式示意图。其中每一种开料模式都选出一种最优的方案，所以每一种板材就显示5种开料方案。(选择的原则是：在允许的拼板种类范围内，拼板数量最少、拼板最大、拼板的种类最少。) 二、 开料方式介绍(开料方式共有四个选项): 1、单一拼板：只开一种拼板。 2、最多两种拼板：开料时最多有两种拼板。 3、允许三种拼板：开料时最多可开出三种拼板。（也叫ABC板） 4、使用详细算法：该选项主要作用：当套板尺寸很小时(如：50X20)，速度会比较慢，可以采用去掉详细算法选项，速度就会比较快且利用率一般都一样。建议：如产品尺寸小于50mm时，采用套板设定(即连片开料)进行开料，或去掉使用详细算法选项进行开料。 三、 开料方法的选择 1、常规开料:主要用于产品的尺寸就是套板尺寸，或人为确定了套板尺寸 直接输入套板尺寸，确定套板间距（DX、DY）尺寸，确定拼板工艺边（DX、DY）尺寸，选择生产板材（板料）尺寸，用鼠标点击开料（cut）按钮即可开料。 2、套板设定开料（连片开料）：主要用于产品尺寸较小，由系统自动选择最佳套板尺寸。 套板设定开料 可以根据套板的参数选择不同套板来开料，从而确定那一种套板最好，利用率最高。从而提高板料利用率，又方便生产。
上传时间： 2013-10-24
上传用户：saharawalker
中央处理器（Central Processing Unit）的缩写，即CPU，CPU是电脑中的核心配件，只有火柴盒那么大，几十张纸那么厚，但它却是一台计算机的运算核心和控制核心。电脑中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。 中央处理器（Central Processing Unit，CPU），是电子计算机的主要设备之一。其功能主要是解释计算机指令以及处理计算机软件中的数据。所谓的计算机的可编程性主要是指对CPU的编程。 CPU CPU是计算机中的核心配件，只有火柴盒那么大，几十张纸那么厚，但它却是一台计算机的运算核心和控制核心。计算机中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。 CPU、内部存储器和输入/输出设备是电子计算机的三大核心部件。
标签： 处理器
上传时间： 2013-10-24
上传用户：kang1923
一下就是pcb源博自动拼板开料系统下载资料介绍说明： 一、约定术语: 大板（Sheet）(也叫板料)：是制造印制电路板的基板材料，也叫覆铜板，有多种规格。如：1220X1016mm。 拼板（Panel）(也叫生产板)：由系统根据拼板设定的的范围（拼板最大长度、最小长度和拼板最大宽度、最小宽度）自动生成； 套板（Unit）：有时是客户定单的产品尺寸(Width*Height)；有时是由多个客户定单的产品尺寸组成（当客户定单的尺寸很小时即常说的连片尺寸）。一个套板由一个或多个单元（Pcs）组成； 单元（Pcs）: 客户定单的产品尺寸。 套板间距（DX、DY）尺寸 ：套板在拼板中排列时，两个套板之间的间隔。套板长度与长度方向之间的间隔叫DX尺寸；套板宽度与宽度方向之间的间隔叫DY尺寸。 拼板工艺边（DX、DY）尺寸(也叫工作边或夹板边)：套板与拼板边缘之间的尺寸。套板长度方向与拼板边缘之间的尺寸叫DX工艺边；套板宽度方向与拼板边缘之间的尺寸叫DY工艺边。 单元数/每套：每个套板包含有多少个单元 规定套板数：在开料时规定最大拼板包含多少个套板 套板混排：在一个拼板里面，允许一部份套板横排，一部份套板竖排。 开料模式：开料后，每一种板材都有几十种开料情况，甚至多达几百种开料情况。怎样从中选出最优的方案？根据大部份PCB厂的开料经验，我们总结出了5种开料模式：1为单一拼板不混排；2为单一拼板允许混排；3、4、5开料模式都是允许二至三种拼板，但其排列的方式和计算的方法可能不同(从左上角开始向右面和下面分、从左到右、从上到下、或两者结合)在后面的拼板合并 中有开料模式示意图。其中每一种开料模式都选出一种最优的方案，所以每一种板材就显示5种开料方案。(选择的原则是：在允许的拼板种类范围内，拼板数量最少、拼板最大、拼板的种类最少。) 二、 开料方式介绍(开料方式共有四个选项): 1、单一拼板：只开一种拼板。 2、最多两种拼板：开料时最多有两种拼板。 3、允许三种拼板：开料时最多可开出三种拼板。（也叫ABC板） 4、使用详细算法：该选项主要作用：当套板尺寸很小时(如：50X20)，速度会比较慢，可以采用去掉详细算法选项，速度就会比较快且利用率一般都一样。建议：如产品尺寸小于50mm时，采用套板设定(即连片开料)进行开料，或去掉使用详细算法选项进行开料。 三、 开料方法的选择 1、常规开料:主要用于产品的尺寸就是套板尺寸，或人为确定了套板尺寸 直接输入套板尺寸，确定套板间距（DX、DY）尺寸，确定拼板工艺边（DX、DY）尺寸，选择生产板材（板料）尺寸，用鼠标点击开料（cut）按钮即可开料。 2、套板设定开料（连片开料）：主要用于产品尺寸较小，由系统自动选择最佳套板尺寸。 套板设定开料 可以根据套板的参数选择不同套板来开料，从而确定那一种套板最好，利用率最高。从而提高板料利用率，又方便生产。
上传时间： 2013-11-11
上传用户：yimoney
Nios II定制指令用户指南：With the Altera Nios II embedded processor, you as the system designer can accelerate time-critical software algorithms by adding custom instructions to the Nios II processor instruction set. Using custom instructions, you can reduce a complex sequence of standard instructions to a single instruction implemented in hardware. You can use this feature for a variety of applications, for example, to optimize software inner loops for digital signal processing (DSP), packet header processing, and computation-intensive applications. The Nios II configuration wizard,part of the Quartus® II software’s SOPC Builder, provides a graphical user interface (GUI) used to add up to 256 custom instructions to the Nios II processor. The custom instruction logic connects directly to the Nios II arithmetic logic unit (ALU) as shown in Figure 1–1.
上传时间： 2013-10-12
上传用户：kang1923
This application note describes how the existing dual-port block memories in the Spartan™-IIand Virtex™ families can be used as Quad-Port memories. This essentially involves a dataaccess time (halved) versus functionality (doubled) trade-off. The overall bandwidth of the blockmemory in terms of bits per second will remain the same.
上传时间： 2014-01-24
上传用户：15527161163
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上传时间： 2013-11-23
上传用户：shen_dafa
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2014-01-03
上传用户：Divine
There are many manufacturers of dot matrix LCD modules. However, most of these displaysare similar. They all have on-board controllers and drivers capable of displaying alpha numericsand a wide variety of other symbols (including Japanese "Katakana" characters). The internaloperation of LCD controller devices is determined by signals sent from a central processing unit(in this case, a CoolRunner-II CPLD).
标签： CoolRunner-II XAPP 904 LCD
上传时间： 2013-12-17
上传用户：haiya2000
啥也不说了，请看代码示例 File : fat_dir.c FS_DIR *FS__fat_opendir(const char *pDirName, FS_DIR *pDir) { FS_size_t len FS_u32 unit FS_u32 dstart ....... FS_u32 dsize FS_i32 i char realname[12] char *filename if (!pDir) { return 0 /* No valid pointer to a FS_DIR structure */ }
标签：
上传时间： 2013-12-14
上传用户：梧桐
