16 16点阵显示汉字原理及显示程序 #include "config.h" #define DOTLED_LINE_PORT PORTB #define DOTLED_LINE_DDR DDRB #define DOTLED_LINE_PIN PINB #define DOTLED_LINE_SCKT PB1 #define DOTLED_LINE_SCKH PB5 #define DOTLED_LINE_SDA PB3 #define DOTLED_ROW_PORT PORTC #define DOTLED_ROW_DDR DDRC #define DOTLED_ROW_PIN PINC #define DOTLED_ROW_A0 PC0 #define DOTLED_ROW_A1 PC1 #define DOTLED_ROW_A2 PC2 #define DOTLED_ROW_A3 PC3 #define DOTLED_ROW_E PC4 uint8 font[] = { /*-- 调入了一幅图像：这是您新建的图像 --*/ /*-- 宽度x高度=16x16 --*/ 0x00,0x00,0x00,0x00,0x08,0x38,0x18,0x44,0x08,0x44,0x08,0x04,0x08,0x08,0x08,0x10, 0x08,0x20,0x08,0x40,0x08,0x40,0x08,0x40,0x3E,0x7C,0x00,0x00,0x00,0x00,0x00,0x00 }; static void TransmitByte(uint8 byte); static void SelectRow(uint8 row); static void FlipLatchLine(void); static void TransmitByte(uint8 byte) { uint8 i; for(i = 0 ; i < 8 ; i ++) { if(byte & (1 << i)) { DOTLED_LINE_PORT |= _BV(DOTLED_LINE_SDA); } else { DOTLED_LINE_PORT &= ~_BV(DOTLED_LINE_SDA); } //__delay_cycles(100); DOTLED_LINE_PORT |= _BV(DOTLED_LINE_SCKH); //__delay_cycles(100); DOTLED_LINE_PORT &= ~_BV(DOTLED_LINE_SCKH); //__delay_cycles(100); } } static void SelectRow(uint8 row) { //row -= 1; row |= DOTLED_ROW_PIN & 0xe0; DOTLED_ROW_PORT = row; } static void FlipLatchLine(void) { DOTLED_LINE_PORT |= _BV(DOTLED_LINE_SCKT); DOTLED_LINE_PORT &= ~_BV(DOTLED_LINE_SCKT); } void InitDotLedPort(void) { DOTLED_LINE_PORT &= ~(_BV(DOTLED_LINE_SCKT) | _BV(DOTLED_LINE_SCKH)); DOTLED_LINE_PORT |= _BV(DOTLED_LINE_SDA); DOTLED_LINE_DDR |= _BV(DOTLED_LINE_SCKT) | _BV(DOTLED_LINE_SCKH) | _BV(DOTLED_LINE_SDA); DOTLED_ROW_PORT |= 0x1f; DOTLED_ROW_PORT &= 0xf0; DOTLED_ROW_DDR |= 0x1f; } void EnableRow(boolean IsEnable) { if(IsEnable) { DOTLED_ROW_PORT &= ~_BV(DOTLED_ROW_E); } else { DOTLED_ROW_PORT |= _BV(DOTLED_ROW_E); } } void PrintDotLed(uint8 * buffer) { uint8 i , tmp; for(i = 0 ; i < 16 ; i ++) { tmp = *buffer ++; TransmitByte(~tmp); tmp = *buffer ++; TransmitByte(~tmp); SelectRow(i); FlipLatchLine(); } } void main(void) { InitDotLedPort(); EnableRow(TRUE); while(1) { PrintDotLed(font); __delay_cycles(5000); } } //---------------------------------------------------- config.h文件 #ifndef _CONFIG_H #define _CONFIG_H //#define GCCAVR #define CPU_CYCLES 7372800L #ifndef GCCAVR #define _BV(bit) (1 << (bit)) #endif #define MSB 0x80 #define LSB 0x01 #define FALSE 0 #define TRUE 1 typedef unsigned char uint8; typedef unsigned int uint16; typedef unsigned long uint32; typedef unsigned char boolean; #include <ioavr.h> #include <inavr.h> #include "dotled.h" #endif //-----
上传时间： 2013-11-18
上传用户：mnacyf
PLC 以 其 可靠性高、抗干扰能力强、配套齐全、功能完善、适应性强等特点，广泛应用于各种控制领域。PLC作为通用工业控制计算机，是面向工矿企业的工控设备，使用梯形图符号进行编程，与继电器电路相当接近，被广大工程技术人员接受。但是在实际应用中，如何编程能够提高PLC程序运行速度是一个值得我们思考研究的问题。1 PLC工作原理PLC 与 计 算机的工作原理基本相同，即在系统程序的管理下，通过运行应用程序完成用户任务。但两者的工作方式有所不同。计算机一般采用等待命令的工作方式，而PLC在确定了工作任务并装人了专用程序后成为一种专用机，它采用循环扫描工作方式，系统工作任务管理及应用程序执行都是用循环扫描方式完成的。PLC 有 两 种基本的工作状态，即运行(RUN)与停止(STOP)状态。在这两种状态下，PLC的扫描过程及所要完成的任务是不尽相同的，如图1所示。 PLC在RUN工作状态时，执行一次扫描操作所的时间称为扫描周期，其典型值通常为1一100nis，不同PLC厂家的产品则略有不同。扫描周期由内部处理时间、输A/ 输出处理执行时间、指令执行时间等三部分组成。通常在一个扫描过程中，执行指令的时间占了绝大部分，而执行指令的时间与用户程序的长短有关。用户 程 序 是根据控制要求由用户编制，由许多条PLC指令所组成。不同的指令所对应的程序步不同，以三菱FX2N系列的PLC为例，PLC对每一个程序步操作处理时间为:基本指令占0.741s/步，功能指令占几百微米/步。完成一个控制任务可以有多种编制程序的方法，因此，选择合理、巧妙的编程方法既可以大大提高程序运行速度，又可以保证可靠性。 提高PLC程序运行速度的几种编程方法2.1 用数据传送给位元件组合的方法来控制输出在 PL C应 用编程中，最后都会有一段输出控制程序，一般都是用逻辑取及输出指令来编写，如图2所示。在图2所示的程序中，逻辑取的程序步为1，输出的程序步为2，执行上述程序共需3个程序步。通常情况下，PLC要控制的输出都不会是少量的，比如，有8个输出，在条件满足时要同时输出。此时，执行图2所示的程序共需17个程序步。若我们通过位元件的组合并采用数据传送的方法来完成图2所示的程序，就会大大减少程序步骤。在三 菱 PLC中，只处理ON/OFF状态的元件(如X,Y,M和S)，称为位元件。但将位元件组合起来也可以处理数据。位元件组合由Kn加首元件号来表示。位元件每4bit为一组组合成单元。如K YO中的n是组数，当n=1时，K,Yo 对应的是Y3一Yo。当n二2时，KZYo对应的是Y7一Yo。通过位元件组合，就可以用处理数据的方式来处理位元件，图2程序所示的功能可用图3所示的传送数据的方式来完成。
上传时间： 2013-11-11
上传用户：几何公差
微处理器及微型计算机的发展概况 第一代微处理器是以Intel公司1971年推出的4004，4040为代表的四位微处理机。 第二代微处理机（1973年~1977年），典型代表有：Intel 公司的8080、8085；Motorola公司的M6800以及Zlog公司的Z80。 第三代微处理机 第三代微机是以16位机为代表，基本上是在第二代微机的基础上发展起来的。其中Intel公司的8088。8086是在8085的基础发展起来的；M68000是Motorola公司在M6800 的基础发展起来的； 第四代微处理机 以Intel公司1984年10月推出的80386CPU和1989年4月推出的80486CPU为代表， 第五代微处理机的发展更加迅猛，1993年3月被命名为PENTIUM的微处理机面世，98年PENTIUM 2又被推向市场。 INTEL CPU 发展历史Intel第一块CPU 4004,4位主理器,主频108kHz,运算速度0.06MIPs(Million Instructions Per Second, 每秒百万条指令),集成晶体管2,300个,10微米制造工艺,最大寻址内存640 bytes,生产曰期1971年11月. 8085,8位主理器,主频5M,运算速度0.37MIPs,集成晶体管6,500个,3微米制造工艺,最大寻址内存64KB,生产曰期1976年 8086,16位主理器,主频4.77/8/10MHZ,运算速度0.75MIPs,集成晶体管29,000个,3微米制造工艺,最大寻址内存1MB,生产曰期1978年6月. 80486DX,DX2,DX4,32位主理器,主频25/33/50/66/75/100MHZ,总线频率33/50/66MHZ,运算速度20~60MIPs,集成晶体管1.2M个,1微米制造工艺,168针PGA,最大寻址内存4GB,缓存8/16/32/64KB,生产曰期1989年4月 Celeron一代, 主频266/300MHZ(266/300MHz w/o L2 cache, Covington芯心 (Klamath based),300A/333/366/400/433/466/500/533MHz w/128kB L2 cache, Mendocino核心 (Deschutes-based), 总线频率66MHz,0.25微米制造工艺,生产曰期1998年4月) Pentium 4 (478针),至今分为三种核心:Willamette核心(主频1.5G起,FSB400MHZ,0.18微米制造工艺),Northwood核心(主频1.6G~3.0G,FSB533MHZ,0.13微米制造工艺, 二级缓存512K),Prescott核心(主频2.8G起,FSB800MHZ,0.09微米制造工艺,1M二级缓存,13条全新指令集SSE3),生产曰期2001年7月. 更大的缓存、更高的频率、 超级流水线、分支预测、乱序执行超线程技术 微型计算机组成结构单片机简介单片机即单片机微型计算机，是将计算机主机(CPU、 内存和I/O接口)集成在一小块硅片上的微型机。 三、计算机编程语言的发展概况 机器语言 机器语言就是0，1码语言，是计算机唯一能理解并直接执行的语言。汇编语言 用一些助记符号代替用0，1码描述的某种机器的指令系统，汇编语言就是在此基础上完善起来的。高级语言 BASIC，PASCAL，C语言等等。用高级语言编写的程序称源程序，它们必须通过编译或解释，连接等步骤才能被计算机处理。 面向对象语言 C++，Java等编程语言是面向对象的语言。 1.3 微型计算机中信息的表示及运算基础（一） 十进制ND有十个数码：0～9，逢十进一。 例 1234.5=1×103 +2×102 +3×101 +4×100 +5×10-1加权展开式以10称为基数，各位系数为0～9，10i为权。 一般表达式：ND= dn-1×10n-1+dn-2×10n-2 +…+d0×100 +d-1×10-1+… （二） 二进制NB两个数码：0、1, 逢二进一。 例 1101.101=1×23+1×22+0×21+1×20+1×2-1+1×2-3 加权展开式以2为基数，各位系数为0、1， 2i为权。 一般表达式： NB = bn-1×2n-1 + bn-2×2n-2 +…+b0×20 +b-1×2-1+… （三）十六进制NH十六个数码0～9、A～F，逢十六进一。 例：DFC.8=13×162 +15×161 +12×160 +8×16-1 展开式以十六为基数，各位系数为0～9，A～F，16i为权。 一般表达式： NH= hn-1×16n-1+ hn-2×16n-2+…+ h0×160+ h-1×16-1+… 二、不同进位计数制之间的转换 （二）二进制与十六进制数之间的转换 24=16 ，四位二进制数对应一位十六进制数。举例：（三）十进制数转换成二、十六进制数整数、小数分别转换 1.整数转换法“除基取余”：十进制整数不断除以转换进制基数，直至商为0。每除一次取一个余数，从低位排向高位。举例： 2. 小数转换法“乘基取整”：用转换进制的基数乘以小数部分，直至小数为0或达到转换精度要求的位数。每乘一次取一次整数，从最高位排到最低位。举例： 三、带符号数的表示方法 机器数：机器中数的表示形式。真值： 机器数所代表的实际数值。举例:一个8位机器数与它的真值对应关系如下： 真值： X1=+84=+1010100B X2=-84= -1010100B 机器数：[X1]机= 01010100 [X2]机= 11010100(二)原码、反码、补码最高位为符号位，0表示 “+”，1表示“－”。 数值位与真值数值位相同。 例 8位原码机器数： 真值： x1 = +1010100B x2 =－ 1010100B 机器数： [x1]原 = 01010100 [x2]原 = 11010100原码表示简单直观,但0的表示不唯一，加减运算复杂。 正数的反码与原码表示相同。 负数反码符号位为 1，数值位为原码数值各位取反。 例 8位反码机器数： x= +4： [x]原= 00000100 [x]反= 00000100 x= -4： [x]原= 10000100 [x]反= 111110113、补码（Two’s Complement）正数的补码表示与原码相同。 负数补码等于2n－abs（x）8位机器数表示的真值四、 二进制编码例：求十进制数876的BCD码 876= 1000 0111 0110 BCD 876= 36CH = 1101101100B 2、字符编码 美国标准信息交换码ASCII码，用于计算 机与计算机、计算机与外设之间传递信息。 3、汉字编码 “国家标准信息交换用汉字编码”（GB2312-80标准），简称国标码。 用两个七位二进制数编码表示一个汉字 例如“巧”字的代码是39H、41H汉字内码例如“巧”字的代码是0B9H、0C1H1·4 运算基础 一、二进制数的运算加法规则：“逢2进1” 减法规则：“借1当2” 乘法规则：“逢0出0，全1出1”二、二—十进制数的加、减运算 BCD数的运算规则 循十进制数的运算规则“逢10进1”。但计算机在进行这种运算时会出现潜在的错误。为了解决BCD数的运算问题，采取调整运算结果的措施：即“加六修正”和“减六修正”例：10001000(BCD)+01101001(BCD) =000101010111(BCD) 1 0 0 0 1 0 0 0 ＋ 0 1 1 0 1 0 0 1 1 1 1 1 0 0 0 1 ＋ 0 1 1 0 0 1 1 0 ……调整 1 0 1 0 1 0 1 1 1 进位 例： 10001000(BCD)－ 01101001(BCD)= 00011001(BCD) 1 0 0 0 1 0 0 0 － 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 － 0 1 1 0 ……调整 0 0 0 1 1 0 0 1 三、 带符号二进制数的运算 1.5 几个重要的数字逻辑电路编码器译码器计数器微机自动工作的条件程序指令顺序存放自动跟踪指令执行1.6 微机基本结构微机结构各部分组成连接方式1、以CPU为中心的双总线结构；2、以内存为中心的双总线结构；3、单总线结构CPU结构管脚特点 1、多功能；2、分时复用内部结构 1、控制; 2、运算; 3、寄存器; 4、地址程序计数器堆栈定义 1、定义；2、管理；3、堆栈形式
上传时间： 2013-10-17
上传用户：erkuizhang
C语言编程基础：1. 十六进制表示字节0x5a：二进制为01011010B；0x6E为01101110。 2. 如果将一个16位二进数赋给一个8位的字节变量，则自动截断为低8位，而丢掉高8位。 3. ++var表示对变量var先增一；var—表示对变量后减一。 4. x |= 0x0f;表示为 x = x | 0x0f; 5. TMOD = ( TMOD & 0xf0 ) | 0x05;表示给变量TMOD的低四位赋值0x5，而不改变TMOD的高四位。 6. While( 1 ); 表示无限执行该语句，即死循环。语句后的分号表示空循环体，也就是{;} 在某引脚输出高电平的编程方法：（比如P1.3（PIN4）引脚）1. #include <AT89x52.h> //该头文档中有单片机内部资源的符号化定义，其中包含P1.3 2. void main( void ) //void 表示没有输入参数，也没有函数返值，这入单片机运行的复位入口 3. { 4. P1_3 = 1; //给P1_3赋值1，引脚P1.3就能输出高电平VCC 5. While( 1 ); //死循环，相当 LOOP: goto LOOP; 6. } 注意：P0的每个引脚要输出高电平时，必须外接上拉电阻（如4K7）至VCC电源。在某引脚输出低电平的编程方法：（比如P2.7引脚）代码1. #include <AT89x52.h> //该头文档中有单片机内部资源的符号化定义，其中包含P2.7 2. void main( void ) //void 表示没有输入参数，也没有函数返值，这入单片机运行的复位入口 3. { 4. P2_7 = 0; //给P2_7赋值0，引脚P2.7就能输出低电平GND 5. While( 1 ); //死循环，相当 LOOP: goto LOOP; 6. } 在某引脚输出方波编程方法：（比如P3.1引脚）代码1. #include <AT89x52.h> //该头文档中有单片机内部资源的符号化定义，其中包含P3.1 2. void main( void ) //void 表示没有输入参数，也没有函数返值，这入单片机运行的复位入口 3. { 4. While( 1 ) //非零表示真，如果为真则执行下面循环体的语句 5. { 6. P3_1 = 1; //给P3_1赋值1，引脚P3.1就能输出高电平VCC 7. P3_1 = 0; //给P3_1赋值0，引脚P3.1就能输出低电平GND 8. } //由于一直为真，所以不断输出高、低、高、低……，从而形成方波 9. } 将某引脚的输入电平取反后，从另一个引脚输出：（ 比如 P0.4 = NOT( P1.1) ）
上传时间： 2013-11-02
上传用户：zengduo
本实验板采用仿真芯片STC89C51RD或52作为核心部件。最有特色的就是可以在线下载程序。而且单片机内部也有存贮器…修改程序再也不需要拿去编程器烧好程序再插到实验板上，只需从串口下载，方便快捷。实验板直接从电脑的USB口取电，免除由整流器取电的麻烦，真正做到一台电脑，一块板就能玩转51。另外板子面积也比较小…约为12 x 7 CM.各个功能的说明：1.NOKINA3310液晶屏，诺基亚3310液晶点阵为48*84点，可以同时显示字符，文字，图形。2.I2C 串行EEPROM24C08，这个就比较常用了，密码锁等，与断电保存数据有关的就能用上。3.8个按键，非常实用2X4键盘，通过简洁的程序即可完成键盘输入控制.4.8个LED.，这个就不用说了吧，流水灯，提示灯什么的都能用上。5.1个四位数码管，可以做个计数器，可以显示频率，反正跟数字显示有关都可以了。6.时钟芯片，喜欢就自己做个时钟，显示时间，日期，农历也可以啊，呵呵。7.手动复位，这个主要是为了方便单片机复位，不用拨电源那么麻烦，轻轻一按就好了。8.蜂鸣器，可以完成各种奏乐、报警等发声音类实验。
上传时间： 2013-11-18
上传用户：wff
陷波器是无限冲击响应(IIR)数字滤波器，该滤波器可以用以下常系数线性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分别为输人和输出信号序列；和为滤波器系数。 iaib对式(1)两边进行z变换，得到数字滤波器的传递函数为： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分别为传递函数的零点和极点。 izip由传递函数的零点和极点可以大致绘出频率响应图。在零点处，频率响应出现极小值；在极点处，频率响应出现极大值。因此可以根据所需频率响应配置零点和极点，然后反向设计带陷数字滤波器。考虑一种特殊情况，若零点在第1象限单位圆上，极点在单位圆内靠近零点的径向上。为了防止滤波器系数出现复数，必须在z平面第4象限对称位置配置相应的共轭零点、共轭极点。 izip∗iz∗ip这样零点、极点配置的滤波器称为单一频率陷波器，在频率ωo处出现凹陷。而把极点设置在零的的径向上距圆点的距离为l-μ处，陷波器的传递函数为： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，极点越靠近单位圆，则频率响应曲线凹陷越深，凹陷的宽度也越窄。当需要消除窄带干扰而不能对其他频率有衰减时，陷波器是一种去除窄带干扰的理想数字滤波器。当要对几个频率同时进行带陷滤波时，可以按(2)式把几个单独频率的带陷滤波器(3)式串接在一起。一个例子：设有一个输入，它
上传时间： 2013-10-18
上传用户：uuuuuuu
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-13
上传用户：瓦力瓦力hong
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上传时间： 2013-11-14
上传用户：fdmpy
基恩士
上传时间： 2013-10-25
上传用户：aa54
基于GDAL、OpenGL、TinyXML和HDF5等开源库，对目前主要的卫星SAR传感器-ENVISAT、ERS、Radarsat、TerraSAR-X、CosmoSkyMed产品的数据及其属性进行读取、显示和保存的关键技术研究及其软件实现。对自主研发SAR数据处理软件的开发有一定的参考和借鉴意义。
上传时间： 2013-11-22
上传用户：siguazgb
