max-dist

简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设计数字逻辑电路的过程和方法。并设计了密

简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设计数字逻辑电路的过程和方法。并设计了密码锁

标签： HDL plus Max 10

上传时间： 2013-12-23

上传用户：yimoney
个人设计的基于VHDL的数字电子日历在MAX+PLUSH软件平台上编译、仿真

个人设计的基于VHDL的数字电子日历在MAX+PLUSH软件平台上编译、仿真，最后将目标文件下载到CPLD中，经在实验装置上连线验证成功

标签： PLUSH VHDL MAX 数字

上传时间： 2013-12-26

上传用户：manking0408
在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器

在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器

标签： PLUS VHDL EDA MAX

上传时间： 2016-06-14

上传用户：tzl1975
在MAX+PLUS II环境下用VHDL编写的加法器

在MAX+PLUS II环境下用VHDL编写的加法器

标签： PLUS VHDL MAX 环境

上传时间： 2016-06-14

上传用户：zhangzhenyu
摘　要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS

摘　要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX + PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求.

标签： VHDL PLUS MAX 数字密码锁

上传时间： 2016-06-22

上传用户：AbuGe
AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）

AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）

标签： verilog CH-MAX CPLD 485

上传时间： 2013-12-14

上传用户：zl5712176
Max+Plus II 简易用户使用入门指南

Max+Plus II 简易用户使用入门指南

标签： Plus Max II 用户

上传时间： 2013-12-25

上传用户：jichenxi0730
可以动态加载 3D max 制作的家具到ＶＩＲＴＯＯＬＳ中

可以动态加载 3D max 制作的家具到ＶＩＲＴＯＯＬＳ中，此模块主要应用于以后布置房间

标签： max 3D 动态加载家

上传时间： 2016-07-03

上传用户：徐孺
Essential 3ds Max 2008一书的book files第一到第八章部分

Essential 3ds Max 2008一书的book files第一到第八章部分

标签： Essential files 2008 book

上传时间： 2013-12-04

上传用户：gengxiaochao
Essential 3ds Max 2008一书的book files第九到第十六章部分

Essential 3ds Max 2008一书的book files第九到第十六章部分

标签： Essential files 2008 book

上传时间： 2016-07-11

上传用户：asdfasdfd