RS译码的Euclid算法及其FPGA实现，并通过仿真器的出结果，对于设计ＲＳ译码很有帮助
上传时间： 2013-08-17
上传用户：leawon947
viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用
上传时间： 2013-09-06
上传用户：dsgkjgkjg
对于一个给定的信道和一个特定的ldpc码族，针对由密度进化的不稳定性而造成的稳定中断事件，本文通过研究了BEC和AWGN信道中的稳定中断概率并确切表达了在块衰弱信道中的稳定中断概率，其仿真过程给出了在删除信道中容量逼近系统是怎样跳开了在块衰弱信道中的中断限制。
上传时间： 2014-12-23
上传用户：jesuson
译码器及应用
标签： 译码器
上传时间： 2013-10-14
上传用户：shfanqiwei
VD5026，VD5027是CMOS大规模数字集成电路(见图1)。前者是编码器，后者是译码器。他们组合应用起来构成一个发射—接收数字编译码系统。
上传时间： 2013-12-26
上传用户：jennyzai
CD4511译码器
上传时间： 2013-11-15
上传用户：honyeal
在理论分析循环码编码和译码基本原理的基础上，提出了基于单片机系统的(24，16)循环码软件实现编码、译码的方案。仿真结果表明(24，16)循环码能有效地克服来自通讯信道的干扰，保证数据通信的可靠及系统的稳定，使误码率大幅度降低。本论文对(24，16)循环码的研究结果表明，可以有效地降低错误概率和提高系统的吞吐量，实现纠错仅需要在接收端增加有限的存储空间和计算复杂度，具有一定的实用价值。 Abstract: Based on analyzing the theory of encoding and decoding of cyclic code， this paper showed the schemes of encoding and decoding of(24，16)cyclic code by the software and based on microcontroller. Simulation results show that using (24，16) cyclic codes can effectively overcome the interference from communication channel， ensure the reliability and stability of data communication systems， and reduce the bit error rate greatly. The results of this paper show that by using the (24，16) cyclic code， the error rate can be reduced and the system throughput can be improved. Meanwhile， the system only needs to enlarge limited storage space and computation the complexity at the receiving end to realize error correction. Thus the (24，16) cyclic code has a practical value.
上传时间： 2013-11-09
上传用户：gaoliangncepu
74LS138译码器应用--基于8051+Proteus仿真
上传时间： 2013-10-29
上传用户：taozhihua1314
单片机C语言程序设计实训——基于8051+Proteus仿真案例:74HC154译码器应用
上传时间： 2013-10-13
上传用户：yjj631
针对传统的Max-Log-Map译码算法时效性差、存储空间开销大的特点，本文对传统的Max-Log-Map译码算法进行了改进。改进的算法对前、后向度量使用了蝶形结构图，便于DSP实现；将原始帧均分为多个子块，设计子块间的并行运算以减小系统延迟；子块内采取进一步地优化措施，以减小数据存储量并提高译码速率。在DSP C6416平台上的仿真结果表明了算法的可实现性与可靠性。
标签： Max-Log-Map DSP 译码算法
上传时间： 2013-11-08
上传用户：a296386173
