虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

l.

  • 基于ARM平台的嵌入式流媒体播放技术的研究与应用

    随着嵌入式系统以及流媒体技术的快速发展,基于嵌入式系统实现可视电话、视频点播、视频会议等功能已经成为当前的热点研究领域。这样的系统通常具有小型化、低功耗、低成本、稳定可靠、便于携带等特点。 本文旨在研究流媒体以及嵌入式系统的相关技术,基于ARM9处理器平台实现一种基于嵌入式系统的流媒体播放器。该播放器的硬件平台以32位高性能ARM9处理器为核心进行规划,在此基础上,采用嵌入式Linux操作系统、MPEG-4视频解码技术和流媒体网络传输技术进行设计。 本文的主要贡献体现在以下六个方面: l、分析嵌入式流媒体播放器的功能需求和技术特点,对嵌入式流媒体播放器的总体实现方案进行设计。 2、研究嵌入式Linux系统设计方法,基于ARM处理器平台构建嵌入式Linux操作系统。这部分的工作包括嵌入式BootLoader的移植、Linux内核的配置与编译以及根文件系统的创建。 3、研究MPEG-4视频压缩标准,基于ARM-Linux系统平台移植MPEG-4视频解码器。 4、研究ARM体系结构以及基于ARM平台的嵌入式软件优化方法,对所移植的MPEG-4视频解码器进行平台相关优化。 5、研究视频通信中的错误隐藏技术,针对错误隐藏过程中传统边界匹配算法对边缘匹配的局限性,提出了一种改进的基于时域与空域平滑性的边界匹配算法。 6、研究流媒体网络传输的相关技术协议,基于RTSP/RTP/RTCP协议实现了一个基本的MPEG-4视频流实时传输系统。

    标签: ARM 嵌入式 流媒体 播放

    上传时间: 2013-05-16

    上传用户:a937518043

  • BGA布线指南

    BGA布线指南 BGA CHIP PLACEMENT AND ROUTING RULE BGA是PCB上常用的组件,通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等,大多是以bga的型式包装,简言之,80﹪的高频信号及特殊信号将会由这类型的package内拉出。因此,如何处理BGA package的走线,对重要信号会有很大的影响。 通常环绕在BGA附近的小零件,依重要性为优先级可分为几类: 1. by pass。 2. clock终端RC电路。 3. damping(以串接电阻、排组型式出现;例如memory BUS信号) 4. EMI RC电路(以dampin、C、pull height型式出现;例如USB信号)。 5. 其它特殊电路(依不同的CHIP所加的特殊电路;例如CPU的感温电路)。 6. 40mil以下小电源电路组(以C、L、R等型式出现;此种电路常出现在AGP CHIP or含AGP功能之CHIP附近,透过R、L分隔出不同的电源组)。 7. pull low R、C。 8. 一般小电路组(以R、C、Q、U等型式出现;无走线要求)。 9. pull height R、RP。 中文DOC,共5页,图文并茂

    标签: BGA 布线

    上传时间: 2013-04-24

    上传用户:cxy9698

  • 基于FPGA的ADC并行测试方法研究

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。    本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。

    标签: FPGA ADC 并行测试 方法研究

    上传时间: 2013-06-07

    上传用户:gps6888

  • Computer Architecture: A Quantitative Approach

    ·【作      者】 John l. Hennessy同作者书籍 【出  版 社】 Morgan Kaufmann 【书      号】 1558605967 【开      本】 16 开 【页   &nbs

    标签: nbsp Architecture Quantitative Computer

    上传时间: 2013-05-28

    上传用户:wqxstar

  • DTMF的拨号采用实验仪的键盘输入(解码后在液晶屏上显示)

    ·详细说明:使用TI的TMS320VC5402 DSP实现。DTMF的拨号采用实验仪的键盘输入,解码后在液晶屏上显示- Uses TI TMS320VC5402 DSP to realize. The DTMF digit dialing uses tests the meter the keyboard entry, after the decoding demonstrated on the l

    标签: DTMF 实验仪 键盘 输入

    上传时间: 2013-07-25

    上传用户:哇哇哇哇哇

  • 共模电感滤波器设计

      摘要:为改善传统EMI 滤波器的滤波性能,分析并采用了合成扼流圈来替代传统分立扼流圈,并根据滤 波器阻抗失配原理,通过分析L ISN 网络与噪声源的阻抗特性,分别对共差模等效电路进行分析与设计,提出 了基于合成扼流圈的开关电源EMI 滤波器设计方法。试验结果证明,此方法是有效的,并已成功地应用在燃 料电池轿车用DC/ DC 变换器的控制电路板设计中。 关键词:开关电源;电磁干扰;合成扼流圈;共模电感

    标签: 共模电感 滤波器设计

    上传时间: 2013-06-09

    上传用户:万有引力

  • 密码编码和密码分析:原理与方法

    ·本书介绍密码编码学和密码分析方法,对破译密码的方法提出了许多建议。本书从密码学的历史中摘录了大量史料,内容丰富,叙述生动,不仅适合密码学研究人员和网络安全技术人员参考,也适合想了解密码学的普通读者阅读。 [德]F. l. Bauer著 吴世忠等译

    标签: 密码 编码 密码分析

    上传时间: 2013-04-24

    上传用户:edrtbme

  • matlab教程

    M AT L A B是一个可视化的计算程序,被广泛地使用于从个人计算机到超级计算机范围内 的各种计算机上。 M AT L A B包括命令控制、可编程,有上百个预先定义好的命令和函数。这些函数能通过 用户自定义函数进一步扩展。 M AT L A B有许多强有力的命令。例如, M AT L A B能够用一个单一的命令求解线性系统, 能完成大量的高级矩阵处理。 M AT L A B有强有力的二维、三维图形工具。 M AT L A B能与其他程序一起使用。例如, M AT L A B的图形功能,可以在一个 F O RT R A N 程序中完成可视化计

    标签: matlab 教程

    上传时间: 2013-04-24

    上传用户:xinshou123456

  • 基于FPGA的无线光通信PPM调制系统设计

    无线光通信技术具有通信容量大、传输速率高等众多优点, 在许多场合都有重要的应用, 是现代通信技术研究的一个热点。由于脉冲位置调制 ( PPM ) 有较高的平均功率利用率和抗干扰能力, 故 PPM是无线光通信系统中常用的调制方式。在研究 PPM调制技术的基础上, 就基于 FPG A的无线光通信 PPM调制系统进行设计, 并用 V H D L语言完成了系统的设计和仿真。仿真结果表明, 该设计具有正确性和合理性。

    标签: FPGA PPM 无线光通信 调制

    上传时间: 2013-08-08

    上传用户:xzt

  • 基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究

    针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。

    标签: Sdram SDR RAM LED

    上传时间: 2013-08-21

    上传用户:sjw920325