XILINX isE是一款专业的电子设计套件，使用他可以达到最佳的硬件设计，XILINX isE 14.7是目前的最新版本，全面支持win8和win8.1系统，同时还包含了许可证文件，不必为注册而发愁。
上传时间： 2013-07-24
上传用户：eeworm
xilinx isE是一款专业的电子设计套件，xilinx isE 14.4版本体积6.2G，配合许可证文件就可以注册成功。
标签： 光电器件
上传时间： 2013-08-01
上传用户：eeworm
Xilinx isE Design Suite是利用新技术来降低总设计成本的电子设计套件软件，并且实现了比任何其它 PLD 解决方案更高的性能。
上传时间： 2013-06-15
上传用户：eeworm
随着计算机网络与嵌入式控制技术的迅速发展，作为传统运输行业的铁路系统对此也有了新的要求，列车通信网络应运而生。经过多年的发展，国际电工委员会(IEC)为了规范列车通信网络，于1999年通过了IEC61375-1标准。该标准将列车通信网络分为两条总线：绞线式列车总线(WTB)和多功能车辆总线(MVB)。MVB是一个标准通信介质，为挂在其上的设备传输和交换数据。而多功能车辆总线控制器(MVBC)是MVB与MVB实际物理层之间的接口，其主要实现MVB数据链路层的功能。由于该项关键技术仍被国外公司垄断，因此开发具有自主知识产权的MVBC迫在眉睫。 鉴于上述原因，本文深入研究了IEC61375-1标准。根据MVBC的技术特点，本文提出了使用FPGA来实现其具体功能的方案。挂在MVB总线上的设备分为五类，他们的功能各不相同。而支持4类设备的MVBC具有设备状态、过程数据、消息数据通信和总线管理功能，并且兼容2类和3类设备。本文的目的就是用FPGA实现支持4类设备的MVBC。 本文采用自顶向下的设计方法。整个MVBC主要划分为：编码模块、译码模块、冗余控制模块、报文分析单元、通信存储控制器、主控制单元、地址逻辑模块。在整个开发流程中，使用Xilinx的isE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。最后，在ModelSim中对各个模块进行了布线后仿真和验证。 在实验室条件下，通过严格的仿真验证后，其结果证明了本文设计的模块达到了IEC61375-1标准的要求。因此，用FPGA实现MVBC这一方案具有可操作性。 关键词：列车通信网；多功能车辆总线；多功能车辆总线控制器；现场可编程门阵列
上传时间： 2013-07-18
上传用户：wxhwjf
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、isE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
随着电子工业应用领域需求的增长，要实现复杂程度较高的数字电子系统，对数据处理能力提出越来越高的要求。定点运算已经很难满足高性能数字系统的需要，而浮点数相对于定点数，具有表述范围宽，有效精度高等优点，在航空航天、遥感、机器人技术以及涉及指数运算和信号处理等领域有着广泛的应用。对浮点运算的要求主要体现在两个方面：一是速度，即如何快速有效的完成浮点运算；二是精度，即浮点运算能够提供多少位的有效数字。 计算机性价比的提高以及可编程逻辑器件的出现，对传统的数字电子系统设计方法进行了变革。FPGA(Field Programmable Gate Array，现场可编程门阵列)让设计师通过设计芯片来实现电子系统的功能，将传统的固件选用及电路板设计工作放在芯片设计中进行。FPGA可以完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度，如运算器、数字滤波器、二维卷积器等具有复杂算法的逻辑单元和信号处理单元的逻辑设计领域。 鉴于FPGA技术的特点和浮点运算的广泛应用，本文基于FPGA将浮点运算结合实际应用设计一个触摸式浮点计算器，主要目的是通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能。 (1)给出系统的整体框架设计和各模块的实现，包括芯片的选择、各模块之间的时序以及控制、每个运算模块详细的工作原理和算法设计流程； (2)通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能； (3)在Xilinx isE环境下，对系统的主要模块进行开发设计及功能仿真，验证了基于FPGA的浮点运算。
上传时间： 2013-04-24
上传用户：咔乐坞
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件isE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
随着计算机和自动化测量技术的日益发展，测量仪器和计算机的关系日益密切。计算机的很多成果很快就应用到测量和仪器领域，与计算机相结合已经成为测量仪器和自动测试系统发展的必然趋势。高度集成的现场可编程门阵列（FPGA）是超大规模集成电路和计算机辅助设计技术发展的结果，由于FPGA器件具备集成度高、体积小、可以利用基于计算机的开发平台，用编写软件的方法来实现专门硬件的功能等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性。 本文研究基于网络的高速数据采集系统的设计与实现问题。论文完成了以FPGA结构为系统硬件平台，uClinux为核心的系统的软件平台设计，进行信号的采集和远程网络监测的功能。 论文从软硬件两方面入手，阐述了基于FPGA器件进行数据采集的硬件系统设计方法，以及基于uClinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的isE辅助设计软件中实现FPGA编程。将微处理器MicroBlaze、数据存储器、程序存储器、以太网控制器、数模转换控制器等数字逻辑电路通过CoreConnect技术用OPB总线集成在同一个FPGA内部，形成一个可编程的片上系统（SOPC）。采用基于FPGA的SOPC设计的突出优点是不必更换芯片就可以实现设计的改进和升级，同时也可以降低成本和提高可靠性。 软件方面，为了更好更有效地管理和拓展系统功能，移植了uClinux到MicroBlaze软处理器上，设计实现了平台上的ADC设备驱动程序和数据采集应用程序。并通过修订内核，实现了利用以太网TCP/IP协议来访问数据采集程序获得的数据。
上传时间： 2013-05-23
上传用户：晴天666
直接序列扩频通信技术，具有抗干扰、保密性强、可实现码分多址通信和高精度测量的优点，其中信号的快速捕获是扩频体制的关键。扩频系统虽然本身具有抗干扰能力，但在强干扰情况下，系统性能将严重恶化，大大影响捕获的精度，甚至无法捕获。因此，在接收机接收到信号以后，在捕获前可以利用自适应天线阵进行抗干扰滤波，增强系统的抗干扰能力。同时，抗干扰滤波可能会对扩频信号的捕获带来一定的影响，对这个问题也需要进行分析。 本文取材于“GPS空域抗干扰接收机”研究课题，以该课题为背景，从扩频信号捕获的角度出发，利用仿真数据，针对自适应天线阵抗干扰滤波和捕获进行Matlab仿真，研究分析不同的抗干扰滤波方案对扩频信号捕获产生的影响，确定FPGA设计方案，在isE中将设计方案实现为具体的VHDL程序，并通过Modelsim仿真比对，为“GPS空域抗干扰接收机”课题研究中方案的确定提供了技术支撑。
上传时间： 2013-04-24
上传用户：diets
人脸自动识别技术是模式识别、图像处理等学科的一个最热门研究课题之一。随着社会的发展,各方面对快速有效的自动身份验证的要求日益迫切，而人脸识别技术作为各种生物识别技术中最重要的方法之一，已经越来越多的受到重视。对于具有实时，快捷，低误识率的高性能算法以及对算法硬件加速的研究也逐渐展开。 本文详细分析了智能人脸识别算法原理，发展概况和前景，包括人脸检测算法，人眼定位算法，预处理算法，PCA和ICA 算法，详细分析了项目情况，系统划分，软硬件平台的资源和使用。并在isE软件平台上，用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模，并对C++算法进行了优化处理，通过仿真与软件算法结果进行比对，评估误差，最后在VirtexII Pro FPGA 上进行了综合实现。 主要研究内容如下： 首先，对硬件平台xilinx的VirtexII Pro FPGA 上的系统资源进行了描述和研究，对存储器sdram,RS-232 串口，JTAG 进行了研究和调试，对Coreconnect的OPB总线仲裁机理进行了两种算法的比较，RTL 设计，仿真和综合。利用isE和VC++软件平台，对verilog和C++算法进行同步比较测试，使每步算法对应正确的结果。对软硬件平台的合理使用使得在项目中能尽可能多的充分利用硬件资源，制板时正确选型，以及加快设计和调试进度。其次，对人脸识别算法流程中的人脸检测，人眼定位，预处理，识别算法分别进行了比较研究，选取其中各自性能最好的一种算法对其原理进行了分析讨论。人脸检测采用adaboost 算法，因其速度和精度的综合性能表现优异。人眼定位采用小块合并算法，因为它具有快速，准确，弱时实的特点。预处理算法采用直方图均衡加平滑的算法，简单，高效。 识别算法采用PCA 加ICA 算法，它能最大的弱化姿态和光照对人脸识别的影响。 最后，使用Verilog HDL 硬件描述语言进行算法的RTL 建模，在C++算法的基础上，保证原来效果的前提下，根据FPGA 硬件特点对算法进行了优化。视频输入输出是人脸识别的前提，它提供FPGA 上算法需要处理的数据，预处理算法在C++算法的基础上进行了优化，最大的减少了运算量，提高了运算速度，16 位计算器模块使得在算法实现时可以根据系统要求，在FPGA的ip 核和自己设计的模块之间选择性能更好的一个来调用，FIFO的设计提供同步和异步时钟域的数据缓存。设计在isE和VC++软件平台同时进行，随时对verilog和C++数据进行监测和比对。全部设计模块通过仿真，达到预定的性能要求，并在FPGA 上综合实现。
上传时间： 2013-07-13
上传用户：李梦晗
