Verilog hDl语言的常用除法器设计，可使用modelsim进行仿真
标签： Verilog hDl 语言 除法器
上传时间： 2013-12-17
上传用户：Zxcvbnm
Verilog hDl编写的4条指令CPU
标签： Verilog hDl CPU 编写
上传时间： 2014-01-27
上传用户：Ants
《Verilog-hDl实践与应用系统设计》一书中的光盘源文件
标签： Verilog-hDl 实践 光盘 应用系统
上传时间： 2014-07-03
上传用户：赵云兴
用Verilog hDl / VhDl实现的数字频率计（完整实验报告）
标签： Verilog VhDl hDl 数字频率计
上传时间： 2014-01-22
上传用户：dapangxie
verilog hDl教程135例-verilog源码
标签： verilog hDl 135 教程
上传时间： 2014-08-08
上传用户：Yukiseop
基于Verilog hDl的VGA驱动程序设计
标签： Verilog hDl VGA 驱动
上传时间： 2014-12-03
上传用户：ljt101007
基于Verilog hDl的流水灯程序设计
标签： Verilog hDl 流水灯 程序设计
上传时间： 2013-12-03
上传用户：黑漆漆
基于Verilog hDl的数码管程序设计
标签： Verilog hDl 数码管 程序设计
上传时间： 2014-01-07
上传用户：zxc23456789
OFDM系统中FFT的Verilog hDl 语言实现。
标签： Verilog OFDM FFT hDl
上传时间： 2017-01-18
上传用户：wcl168881111111
本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog hDl 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v) ，这样可以有一个完整的EEPROM的控制模块和测试文件，本文件通过测试。
标签： EEPROM eeprom_wr verilog eeprom
上传时间： 2017-01-22
上传用户：lanjisu111
