采用verilog hDl 语言实现整形dct算法，设计合理，算法简单，是红色逻辑开发板试验程序，值得一看。
标签： verilog hDl dct 语言
上传时间： 2013-12-23
上传用户：aeiouetla
Verilog hDl Synthesis, A Practical Primer 学习Verilog hDl一本很不错的英文书，比较透彻
标签： Verilog hDl Synthesis Practical
上传时间： 2016-01-19
上传用户：hongmo
verilog hDl 基础实验源码，比较实用
标签： verilog hDl 基础实验 源码
上传用户：lxm
verilog hDl 接口试验源代码，比较实用。
标签： verilog hDl 接口 源代码
上传用户：qiao8960
verilog hDl综合实验源代码，比较实用
标签： verilog hDl 实验 源代码
上传用户：tb_6877751
用Verilog hDl写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!
标签： Verilog hDl 数字时钟 开发板
上传时间： 2013-12-03
上传用户：lnnn30
占用资源少的verilog hDl uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号
标签： verilog 115200 uart hDl
上传时间： 2013-12-28
上传用户：kikye
verilog设计练习进阶,针对的读者是 verilog hDl的初学者。
标签： verilog hDl 进阶 初学者
上传时间： 2014-01-24
上传用户：thinode
this is a verilog hDl language referance book , tell you the basic useage of this language.
标签： language this referance verilog
上传时间： 2016-02-06
上传用户：日光微澜
Quick Reference for Verilog hDl
标签： Reference Verilog Quick hDl
上传时间： 2016-02-08
上传用户：时代电子小智
