很好的几个FPGA工程,对提高FPGA设计有一定的帮助(注:代码为Verilog编写)。
上传时间: 2013-08-21
上传用户:英雄
FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用
上传时间: 2013-08-22
上传用户:longlong12345678
这是我写的一个关于fpga verilog的程序希望有对初学着有帮助
上传时间: 2013-08-23
上传用户:gundamwzc
用Verilog实现基于FPGA的通用分频器
上传时间: 2013-08-30
上传用户:xingyuewubian
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。
上传时间: 2013-08-31
上传用户:taa123456
这是一个FPGA的实验源码,可以实现对一段音乐的播放。用Verilog语言编写的,对初学者会有一定的帮助。
上传时间: 2013-09-01
上传用户:13215175592
本原码是基于Verilog HDL语言的FPGA原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。
上传时间: 2013-09-01
上传用户:1417818867
采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来
上传时间: 2013-09-01
上传用户:喵米米米
随着移动终端、多媒体、通信、图像扫描技术的发展,图像应用日益广泛,压缩编码技术对图像处理中大量数据的存储和传输至关重要。同时, FPGA单片规模的不断扩大,在FPGA芯片内实现复杂的数字信号处理系统也成为现实,因此采用FPGA实现图像压缩已成为一种必然趋势。JPEG静态图像压缩标准应用非常广泛,是图像压缩中主要的标准之一。研究JPEG图像压缩在FPGA上的实现,具有广阔的应用背景。 论文从实际工程应用出发,通过设计图像压缩的IP核,完成JPEG压缩算法在FPGA上的实现。首先阐述JPEG基本模式的压缩编码的标准,然后在设计规划过程中,采用SOC的设计思想,给出整个系统的内部结构、层次划分,对各个模块的HDL实现进行详细的描述,最后完成整体验证。方案采用了IP核复用的设计技术,基于Xilinx公司本身的IP核,进行了再次开发。在研究JPEG标准的核心算法DCT的基础上,加以改进,设计了适合器件结构的基于DA算法的DCT变换的IP核。通过结构和算法的优化,提高了速度,减少占用过多的片内资源。 设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合,最后通过Modelsim仿真验证。分辨率为352×288大小的源图像,在不同的压缩等级设置下,均测试通过。仿真验证的结果表明:基于FPGA的JPEG压缩编码占用较少的硬件资源,可在较高的工作频率下运行,设计在速度和资源利用率方面达到了较优的状态,能够满足一般图像压缩的要求。 整个设计可以作为单独的JPEG编码芯片也可以作为IP核添加到其他系统中去,具有一定的使用价值。
上传时间: 2013-04-24
上传用户:nairui21
随着信息技术和计算机技术的飞速发展,数字信号处理已经逐渐发展成一门关键的技术科学。图像处理作为一种重要的现代技术,己经在通信、航空航天、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。图像处理特别是高分辨率图像实时处理的实现技术对相关领域的发展具有深远意义。另外,现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合,大大变革了电子系统的设计方法,加速了系统的设计进程,为图像压缩系统的实现提供了硬件支持和软件保障。 本文主要包括以下几个方面的内容: (1)结合某工程的具体需求,设计了一种基于FPGA的图像压缩系统,核心硬件选用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片,存储器件选用MICRON公司的MT48LC4M16A2SDRAM,图像压缩的核心算法选用近无损压缩算法JPEG-LS。 (2)用Verilog硬件描述语言实现了JPEG-LS标准中的基本算法,为课题组成员进行算法改进提供了有力支持。 (3)用Verilog硬件描述语言设计并实现了SDRAM控制器模块,使核心压缩模块能够方便灵活地访问片外存储器。 (4)构建了图像压缩系统的测试平台,对实现的SDRAM控制器模块和JPEG-LS基本算法模块进行了软件仿真测试和硬件测试,验证了其功能的正确性。
上传时间: 2013-04-24
上传用户:a3318966