fpga-Based

FPGA设计管脚分配注意点

FPGA设计管脚分配注意点

标签： FPGA 管脚分配

上传时间： 2014-12-28

上传用户：franktu
EP2C5_EP2C8 FPGA开发板电路图

EP2C5和EP2C8的FPGA开发板原理图，EP2C5_EP2C8 FPGA开发板电路图。

标签： EP FPGA 开发板电路图

上传时间： 2014-01-13

上传用户：刘江林1420
altera FPGA/CPLD高级篇(VHDL源代码)

altera FPGA/CPLD高级篇(VHDL源代码)

标签： altera FPGA CPLD VHDL

上传时间： 2014-12-28

上传用户：15527161163
写给小白们的FPGA入门设计实验

　　写给小白们的FPGA入门设计实验：　　1. 写在前面的话 2 　　2. Lab 1 ： LCD1602 字符显示设计 3 　　2.1. 摘要　　2.2. 内容　　2.3. 程序　　2.4. 结果（问题，解决，体会）　　3. Lab 2 ： 4 位减法、加法器设计　　3.1. 摘要　　3.2. 内容　　3.3. 程序　　3.4. 结果（问题，解决，体会）　　4. Lab 3 ：三位二进制乘法器设计　　4.1. 摘要　　4.2. 内容　　4.3. 程序　　4.4. 结果（问题，解决，体会）　　5. Lab 4 ：序列检测器设计　　6. Lab 5 ：变模计数器设计　　

标签： FPGA 设计实验

上传时间： 2013-11-05

上传用户：silenthink
基于FPGA设计的FIR滤波器的实现与对比

描述了基于FPGA的FIR滤波器设计。根据FIR的原理及严格线性相位滤波器具有偶对称的性质给出了FIR滤波器的4种结构，即直接乘加结构、乘法器复用结构、乘累加结构、DA算法。在本文中给出上述几种算法的结构框图，并通过FPGA编程实现上述几种算法，并给出所用的资源来比较各种算法的优劣。

标签： FPGA FIR 滤波器对比

上传时间： 2013-12-09

上传用户：lvzhr
基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件）

　　本资料是关于基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件），需要的可以自己下载。

标签： Quartus FPGA CPLD VHDL

上传时间： 2013-10-13

上传用户：caiiicc
基于FPGA的多功能频率计的设计

基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz，测量误差0.01%。并实现测频率、周期、占空比等功能。

标签： FPGA 多功能频率计

上传时间： 2013-10-14

上传用户：1214209695
FPGA-CPLD芯片设置方法

FPGA-CPLD芯片设置方法

标签： FPGA-CPLD 芯片设置

上传时间： 2013-10-28

上传用户：whymatalab2
对Altera 28nm FPGA浮点DSP设计流程和性能的独立分析

　　电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。　　 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。

标签： Altera FPGA DSP 28

上传时间： 2014-12-28

上传用户：18888888888
FPGA设计练习

FPGA设计实战

标签： FPGA

上传时间： 2013-10-10

上传用户：daoxiang126