在卫星遥感设备中，随着遥感技术的发展和对传输式观测卫星遥感图像质量要求的不断提高，航天遥感图像的分辨率和采样率也越来越高，由此引起高分辨率遥感图像数据存储量和传输数据量的急剧增长，然而卫星信道带宽有限。为了尽量保持高分辨率遥感图像所具有的信息，必须解决输入数据码率和传输信道带宽之间的矛盾。所以星载高分辨率遥感图像数据的高保真、实时、大压缩比压缩技术就成了解决这一矛盾的关键技术。FPGA器件为实现数据压缩提供了一种压缩算法的硬件实现的一个理想的平台。FPGA器件集成度高，体积小，通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入，仿真，测试和校验，直到达到预期的结果，减少了开发周期。小波变换能够适应现代图像压缩所需要的如多分辨率、多层质量控制等要求，在较大压缩比下，小波图像压缩质量明显好于DCT变换，因此小波变换成为新一代压缩标准JPEG2000的核心算法。同时，小波变换的提升算法结构简单，能够实现快速算法，有利于硬件实现，因此提升小波变换对于采用FPGA或ASIC来实现图像变换来说是很好的选择。本文针对卫星遥感图像的数据流，主要研究可以对卫星图像进行实时二维小波变换的方案。针对提升小波变换的VLSI结构和FPGA设计中的关键技术，从边界延拓、滤波器结构、整数小波、定点运算、原位运算等方面进行了研究和讨论，并且完成了针对卫星遥感图像的分块二维9/7提升小波变换的FPGA实现。采用VerIlog语言对设计进行了仿真验证，并将仿真结果同matlab仿真结果进行了比较，比较结果表明该方案能实现对卫星遥感图像数据流的二维提升小波变换的功能。同时QuartusII综合结果也表明，系统时钟能够工作在很高的频率，可以满足高速实时对卫星图像的小波变换处理。
上传时间： 2013-06-15
上传用户：00.00
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
基于ALTERA 公司cyclone系列FPGA的程序，verilog 实现加法器
上传时间： 2013-12-15
上传用户：yoleeson
自己编写的串并变换的fpga程序，使用verilog语言
上传时间： 2017-02-25
上传用户：zhangliming420
自己编写的并串变换的fpga程序，使用verilog语言
上传时间： 2014-01-25
上传用户：569342831
FPGA内，通过Verilog语言，实现冒泡法数据排序。仅供参考！
标签： FPGA
上传时间： 2017-05-19
上传用户：tianyi223
《Xilinx FPGA开发实用教程》系统讲述了Xilinx FPGA的开发知识,包括FPGA开发简介、Verilog HDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISE开发环境使用指南、FPGA配置电路及软件操作、在线逻辑分析仪ChipScope的使用、基于FPGA的数字信号处理技术、基于System Generator的DSP系统开发技术、基于FPGA的可编程嵌入式开发技术、基于FPGA的高速数据连接技术和时序分析原理以及时序分析器的使用11章内容，各章均以实例为基础，涵盖了FPGA开发的主要方面。
上传时间： 2022-06-09
上传用户：aben
论文讨论了中压电力线载波通信(MV-PLC)的现状和应用前景，介绍了其技术特点和所面临的问题。针对当前中压电力线载波芯片的开发状况，提出了基于OFDM(正交频分复用)技术的中压电力线载波通信的技术优势和其Modem芯片开发的重要性。 针对国内中压电网的结构，根据现有的研究成果，分析了中压电力线信道的传输特性，包括阻抗特性，噪声特性和衰减特性。阐述了OFDM的基本原理、优缺点和其中的关键技术，分析了OFDM系统组成模型及参数选取原则。针对中压电力线信道噪声特点，提出了基于OFDM的中压电力线载波Modem芯片的FPGA(现场可编程门阵列)实现方案，并建立了系统MATLAB定点仿真模型。通过分析定点仿真结果，给出了该OFDM系统的设计参数，并详细介绍了系统中部分模块(主要包括IFFT/FFT模块、数字上变频模块和同步模块)的FPGA实现结构(用Verilog硬件描述语言设计)，并对这些模块进行了功能验证。 最后，搭建仿真平台，对整个系统进行了前端EDA仿真验证。利用低压电力线环境，对所设计的系统进行了FPGA板级的调试，并对测试的结果进行了分析。验证了系统的FPGA设计，并提出了MV-PLC OFDM系统中存在一些问题及系统需要改进之处。
上传时间： 2013-04-24
上传用户：yezhihao
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
