虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

easyjtag-H

  • H.264帧内预测算法优化及几个重要模块的FPGA实现.rar

    H.264作为新一代视频编码标准,相比上一代视频编码标准MPEG2,在相同画质下,平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构,实现灵活性极大,其规定了三个档次,每个档次支持一组特定的编码功能,并支持一类特定的应用,因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能,但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析,并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法,提高了帧内预测编码的效率。在该算法下进行帧内预测时,为了得到一个宏块的预测模式,需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度,本文改进了帧内预测模式选择算法。实践证明,在PSNR值的损失可以忽略不计的情况下,该算法相比原算法,帧内编码时间平均节约60﹪以上,对编码的实时性有较大帮助。 为了实现实时编码,考虑到FPGA的高效运算速度和使用灵活性,本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构,并对影响编码速度,且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真,并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中,进行了在线测试,验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进,算法实现简单,对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试,这对H.264编码器芯片的设计有着积极的借鉴性。

    标签: FPGA 264 帧内预测

    上传时间: 2013-06-13

    上传用户:夜月十二桥

  • 基于H.264编解码的算法优化研究及FPGA的硬件实现.rar

    H.264/AVC是由ITU和ISO两大组织联合组成的JVT共同制定的一项新的视频压缩技术标准,在较低带宽上提供高质量的图像传输是H.264/AVC的应用亮点。在同样的视觉质量前提下,H.264/AVC比H.263和MPEG-4节约了50%的码率。但H.264获得优越性能的代价是计算复杂度的增加,据估计其编码的计算复杂度大约为H.263的3倍,因此很难应用于实时视频处理领域。针对这一现状,业内做了大量的研究工作,力图降低其计算复杂度和提高运行效率。比如在运动估计方面,国内外在这方面的研究已经很成熟。而针对帧内/帧间预测编码的研究却较少。因此研究预测模式的快速算法具有理论意义和应用价值。 本文在详细研究H.264标准视频压缩编码特点基础上,分析了H.264帧内编码, 帧间编码及变换,量化技术的原理及特点,提出了一种基于局部边缘方向信息的快速帧内模式判决算法,通过结合SAD的模式选择方法来减少模式选择数目。它采用了Sobel梯度算子计算当前块的边缘信息,累加当前块中属于同一方向像素点的边缘矢量构造不同模式下的边缘方向直方图,以便确定最可能的预测模式。该算法有效降低了编码器的运算复杂度,在并未显著降低编码性能的情况下提升了编码器效率。仿真表明:Foreman 图像序列编码性能有了提高,其中PSNR平均降低了0.06dB,Bitrate平均降低了19.4%,这大大提高了视频传输的质量。 另外在帧间预测模式选择算法方面进行了改进研究:按顺序对不同类型进行判决,有选择地去比较可能模式,使得在有效减少需判决的模式数量的同时,结合小块模式搜索中途停止准则来确定最优模式。仿真表明:改进算法相对与原来算法能够节省很多的编码时间(平均下降了49.3%),但带来的图像质星的下降(平均下降0.08dB,可以忽略)和码率较少的增加。 同时在整数DCT变换模块中,提出了一种快速蝶形算法,使得对4×4点数据做一次变换,只需通过8×8次加法和2×8次移位运算便可完成,与原来12×8次加法和4×8次移位相比,新算法大大降低了运算复杂度。 最后介绍FPGA的特点及设计流程,并实现了H.264编解码器中变换编码及量化和熵解码模块的硬件。这种基于FPGA所实现的H.264编码视频处理模块设计具备了成本低,周期短,设计方法灵活等优点,具有广阔的市场应用前景。 仿真表明,通过使用本文提出的帧内/帧间速算法方法可使得H.264编码速度获得显著的提高,使H.264 Baseline编码器能在PC平台上实现实时编码。

    标签: FPGA 264 编解码

    上传时间: 2013-07-18

    上传用户:zukfu

  • 适用于H.264视频解码器的VLD设计

    设计了一种适合于H.264 的变字长解码器根据码流特点进行模块划分减少硬件开销采用并行结构解NAL 包解码效率高采用了桶形移位器进行并行解码每个时钟解一个码字采用Verilog 语言进行设计仿真并通过

    标签: 264 VLD 视频解码器

    上传时间: 2013-07-15

    上传用户:shen007yue

  • h.264官方中文版

    H.264官方中文版,H.264官方中文版,H.264官方中文版,H.264官方中文版

    标签: 264

    上传时间: 2013-05-27

    上传用户:h886166

  • H.264解码算法优化及在ARM上的移植

    在信息化发展的当前,音视频等多媒体作为信息的载体,在社会生活的各个领域,起着越来越重要的作用。数字视频的海量性成为阻碍其应用的的瓶颈之一。在这种情况下,H.264作为新一代的视频压缩标准,以其高性能的压缩效率,成为备受关注的焦点和研究问题。H.264通过运动估计/运动补偿(MP/MC)消除视频时间冗余,对差值图像进行离散余弦变换(DCT)消除空间冗余,对量化后的系数进行可变长编码(VLC)消除统计冗余,获得了极高的压缩效率。随着嵌入式处理器性能的逐渐提升和3G网络即将商用的推动,H.264以其优秀的压缩性能,无论是无线信道传输方面,还是存储容量有限的嵌入式设备都具有广阔的应用前景。 但H.264在提升压缩性能的同时付出的代价是算法复杂度的成倍增加,实际应用中人们对视频解码的实时性要求严格,已出现的对应算法代码多基于PC通用处理器实现,而嵌入式设备的主频和处理能力仍然相对有限,存储容量相对较小,总线速率相对偏低,因此必须对标准对应算法进行优化移植,才能满足实际应用的需求。 本文在对H.264标准及其新特性进行详细介绍后,重点研究了在解码端如何针对解码耗时较多的模块进行改进,然后将算法移植到ARM平台,并针对平台特点作出相应优化,最后完成解码图象显示,并给出了测试结果。本文主要完成的工作如下: 详细分析了H.264的参考软件JM中解码流程,并利用测试工具分析了各模块耗时,针对耗时较多的模块如插值运算及去块滤波模块,提出了对应的改进算法并在H.264的参考软件JM86上进行了实现,PC测试实验证明了算法改进的优越性和运算优化的可行性。最后针对ARM平台,在对程序结构和对应代码进行优化之后,将其移植到WINCE系统之下,同时给出了WINCE平台解码后图象加速显示方法,并对最终测试结果与性能做出了评价。

    标签: 264 ARM 解码 算法优化

    上传时间: 2013-06-04

    上传用户:shijiang

  • 基于H.264的无线传输差错控制及解码器的ARM实现

    信息化社会的到来以及IP技术的兴起,正深刻的改变着电信网络的面貌以及未来技术发展的走向。无线通信技术的发展为实现数字化社区提供了有力的保证。而视频通信则成为多媒体业务的核心。如何在环境恶劣的无线环境中,实时传输高质量的视频面临着巨大的挑战,因此这也成为人们的研究热点。 对于无线移动信道来说,网络的可用带宽是有限的。由于多径、衰落、时延扩展、噪声影响和信道干扰等原因,无线移动通信不仅具有带宽波动的特点,而且信道误码率高,经常会出现连续的、突发性的传输错误。无线信道可用带宽与传输速率的时变特性,使得传输的可靠性大为降低。 视频播放具有严格的实时性要求,这就要求网络为视频的传输提供足够的带宽.有保障的延时和误码率。为了获得可接受的重建视频质量,视频传输至少需要28Kbps左右的带宽。而且视频传输对时延非常敏感。然而无线移动网络却无法提供可靠的服务质量。 基于无线视频通信面临的挑战,本文在对新一代视频编码国际标准H.264/AVC研究的基础上,主要在提高其编码效率和H.264的无线传输抗误码性能,以及如何在嵌入式环境下实现H.264解码器进行了研究。 结合低码率和帧内刷新,提出一种针对感兴趣区的可变帧内刷新方法。实验表明该方法可以使用较少的码率对感兴趣区域进行更好的错误控制,以提高区域图像质量,同时能根据感兴趣区及信道的状况自动调整宏块刷新数量,充分利用有限的码率。 为了有效的平衡编码效率和抗误码能力的之间的矛盾,笔者提出了一种自适应FMO(Flexible Macroblock Order)编码方法,可根据图像的复杂度自适应地选择编码所需的FMO模式。仿真结果表明这种FMO编码方式完全可行,且在运动复杂度频繁变化时效果更加明显,完全可应用在环境恶劣的无线信道中。 在对嵌入式PXA270硬件结构和X264研究的基础上,基本实现了基于H.264的嵌入式解码,在PXA270基础上进行环境的配置,定制WirtCE操作系统,并编译、产生开发所用的SDK和下载内核到目标机。利用开发工具EVC实现在PC机上的实时开发和在线仿真调试,最终实现了对无差错H.264码流实时解码。

    标签: 264 ARM 无线传输 差错控制

    上传时间: 2013-06-18

    上传用户:也一样请求

  • H.264高清视频编解码系统中ARM控制模块的软件设计.pdf

    随着数字电视日益深入人心,高清概念越来越为人所熟知。带有高清视频功能的产品已经逐步走向人们的工作和生活,高清视频处理已经从理论研究走向系统实际应用。毫无疑问,无论是从观众的视觉还是从产业的角度来看,高清视频已经成为数字视频技术发展的必然趋势。本文研究了整个编解码系统中ARM控制模块的软件设计,最终完成以PC机为终端控制平台,经ARM控制模块将命令发送给核心编解码芯片MB86H51,使其完成相应的操作。、本文主要的工作有如下几个方面: 1、根据ARM各型号芯片的特点,结合本系统的实际需求,最终选定Atmel公司的AT91SAM9261作为ARM控制板的核心处理芯片,并深入了解该芯片的工作原理和内部结构。 2、根据本系统中所选用的DataFlash型号及外围电路连接情况等诸多因素,并结合Atmel公司所提供的AT91SAM9261一级BootLoader参考代码,编写调试符合本系统启动运行的一级BootLoader引导程序,也称为Bootstrap引导程序,最终成功实现引导U-Boot程序。 3、深入分析了U-Boot和Linux的体系结构和编译过程,结合AT91SAM9261芯片的特点和实际外围电路的连接情况,修改U-Boot和Linux中主要的编译参数,并进行重新编译,最终成功移植到系统板中。 4、在ITU-T提供的H.264标准的参考解码程序JM8.6的基础上,详细研究了H.264视频编码标准以及具体的解码器结构和解码流程,并结合DirectX技术,开发了一款基于PC机的H.264解码播放器,用于验证存储在PC机上的H.264压缩码流的正确性。

    标签: 264 ARM 高清视频

    上传时间: 2013-04-24

    上传用户:acon

  • H-Bridge.rar

    protel原理图 H桥电机驱动器 特点:5-7V低电压供电,带升压电路产生12V以上栅极驱动电压,两片so-8小体积mos管半桥驱动芯片保证驱动效果 本电路已应用到多个直流电机驱动板上,最大驱

    标签: H-Bridge

    上传时间: 2013-06-02

    上传用户:zhuoying119

  • H.264

    h.264文档学习,参考资料,比较全,内容新-h.264 document learning

    标签: 264

    上传时间: 2013-08-04

    上传用户:czl10052678

  • H.264编码解码器源码(c语言).zip

    可以用H.264编码解码器源码(c语言)

    标签: 264 zip 编码解码器 源码

    上传时间: 2013-07-08

    上传用户:wmwai1314