ddr2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外，大量的嵌入式系统也纷纷采用ddr2内存，越来越多的SoC系统芯片中会集成有ddr2接口模块。因此，设计一款匹配ddr2的内存控制器将会具有良好的应用前景。 论文在研究了ddr2的JEDEC标准的基础上，设计出ddr2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将ddr2控制器划分为若干模块，并使用Verilog HDL语言完成ddr2控制器IP软核中初始化模块、配置模块、执行模块和数据通道模块的RTL级设计。根据在设计中遇到的问题，对ddr2控制器的整体架构进行改进与完善。在分析了Altera数字PHY的基本性能的基础上，设计ddr2控制器与数字PHY的接口模块。搭建ddr2控制器IP软核的仿真验证平台，针对设计的具体功能进行仿真验证，并实现在Altera Stratix II GX90开发板上对ddr2存储芯片基本读/写操作控制的FPGA功能演示。 论文设计的ddr2控制器的主要特点是： 1.支持数字PHY电路，不需要实际的硬件电路就完成ddr2控制器与ddr2存储芯片之间的物理层接口，节约了设计成本，缩小了硬件电路的体积。 2.将配置口从初始化模块中分离出来，简化了具体操作。 3.支持多个ddr2存储芯片，使得ddr2控制器的应用范围更为广阔。 4.支持ddr2的三项新技术，充分发挥ddr2内存的特性。 5.自动ddr2刷新控制，方便用户对ddr2内存的控制。
上传时间： 2013-06-10
上传用户：ynzfm
数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性，结合SDRAM的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。 本课题重点研究了基于FPGA与ddr2-SDRAM的高速实时数据采集系统的设计与实现技术，为需要大容量存储器的系统设计提供了新的思路。在深入研究了ddr2-SDRAM器件的基本构造与工作原理的基础上，结合成熟的商业化IP核，提出了基于FPGA与ddr2-SDRAM的高速实时数据采集系统的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据ddr2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
上传时间： 2013-06-24
上传用户：wangrong
ddr2 内存条的原理图
上传时间： 2013-06-07
上传用户：CETM008
DDR layout 指导，帮助大家进行ddr2的设计，特别是上到800M以上的时候能够layout好就比较困难了。
上传时间： 2013-04-24
上传用户：mj16166
使用功能强大的FPGA来实现一种ddr2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的ddr2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑资源很少，运行速率很高，基本可以满足所有设计需要。
上传时间： 2013-11-07
上传用户：GavinNeko
MIG生成的ddr2相关的代码
上传时间： 2013-11-12
上传用户：yanqie
我采用XC4VSX35或XC4VLX25 FPGA来连接ddr2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成ddr2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对ddr2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，ddr2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标ddr2-667才能正常工作？ 4、 若使用ddr2-667的SODIMM内存条，能否降速使用？比如降速到ddr2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的ddr2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、ddr2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，ddr2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教ddr2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-12
上传用户：han_zh
使用功能强大的FPGA来实现一种ddr2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的ddr2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑资源很少，运行速率很高，基本可以满足所有设计需要。
上传时间： 2013-10-14
上传用户：zxh122
MIG生成的ddr2相关的代码
上传时间： 2013-10-12
上传用户：z1191176801
我采用XC4VSX35或XC4VLX25 FPGA来连接ddr2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成ddr2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对ddr2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，ddr2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标ddr2-667才能正常工作？ 4、 若使用ddr2-667的SODIMM内存条，能否降速使用？比如降速到ddr2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的ddr2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、ddr2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，ddr2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教ddr2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-21
上传用户：jjq719719
