传奇的SQL版本的数据文件非dbc的文件使用SQL版本的可以用的到
上传时间： 2014-02-22
上传用户：xiaohuanhuan
魔兽解压dbc的一些功能代码,专门用来分解魔兽客户端所使用的代码
上传时间： 2017-03-25
上传用户：ikemada
为了满足宽频段、细步进频率综合器的工程需求，对基于多环锁相的频率合成器进行了分析和研究。在对比传统单环锁相技术基础上，介绍了采用DDS+PLL多环技术实现宽带细步进频综，输出频段10~13 GHz，频率步进10 kHz，相位噪声达到-92 dbc/Hz@1 kHz，杂散抑制达到-68 dbc，满足实际工程应用需求。
上传时间： 2013-10-12
上传用户：Late_Li
在非相参雷达测试系统中，频率合成技术是其中的关键技术.针对雷达测试系统的要求，介绍了一种用DDS激励PLL的X波段频率合成器的设计方案。文中给出了主要的硬件选择及具体电路设计，通过对该频率合成器的相位噪声和捕获时间的分析，及对样机性能的测试，结果表明该X波段频率合成器带宽为800 MHz、输出相位噪声优于-80 dbc/Hz@10 kHz、频率分辨率达0.1 MHz， 可满足雷达测试系统系统的要求。测试表明，该频率合成器能产生低相噪、高分辨率、高稳定度的X波段信号，具有较好的工程应用价值。
上传时间： 2013-10-21
上传用户：pkkkkp
利用锁相环(PLL)和YTO相结合,设计出一种频率合成器。实现了3～7 GHz的频率覆盖和低于0.2 Hz的频率分辨率。全频段相噪均在-108 dbc/Hz@10 kHz以下,具有较高的实用价值。
上传时间： 2013-10-31
上传用户：258彼岸
利用负阻原理设计了5.9 GHz介质振荡器（DRO），采用HFSS软件对介质谐振块（DR）进行三维仿真，应用Agilent公司的ADS软件对DRO进行了优化设计和非线性分析，用该方法制作的并联反馈式DRO性能良好，输出功率为10 dBm，相位噪声达到-100 dbc/Hz＠10 kHz，-124 dbc/Hz＠100 kHz。
上传时间： 2013-10-10
上传用户：urgdil
FEATURES400 MSPS internal clock speedIntegrated 10-bit DAC32-bit tuning wordPhase noise ≤ –120 dbc/Hz @ 1 kHz offset (DAC output)Excellent dynamic performance>75 dB SFDR @ 160 MHz (±100 kHz offset) AOUTSerial I/O control1.8 V power supplySoftware and hardware controlled power-down48-lead TQFP/EP packageSupport for 5 V input levels on most digital inputsPLL REFCLK multiplier (4× to 20×)Internal oscillator; can be driven by a single crystalPhase modulation capabilityMultichip synchronization
上传时间： 2014-12-04
上传用户：axin881314
在一些需要高频分辨率、设置转换度的应用场合，直接数字频率合成器（DDS）技术具有其他频率合成方法无法比拟的优势。在介绍DDS的基本原理及其典型器件AD9858的结构和功能的基础上，详细论述了采用单片机+CPLD来控制AD9858实现宽带雷达信号源的设计过程。实际应用证明，该系统设计分辨率高，转换速度快，在窄带时无杂散动态范围SFDR优于75 dbc，宽带无杂散动态范围SFDR优于55 dbc。
上传时间： 2014-12-27
上传用户：ming52900
设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案，实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计。利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号，优化DDS和变频方案的频率配置关系。利用FPGA电路进行高速控制，较好地解决了毫米波频率合成器各技术指标之间的矛盾。实测结果表明，采用该方案的毫米波频率合成器在本振跳频带宽为160 MHz时，线性调频频率分辨率可达0.931 Hz，最大频率转换时间小于2 ?滋s，最大杂散低于-60 dbc，相位噪声优于-90 dbc/Hz。
上传时间： 2014-01-06
上传用户：brain kung
为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器，实验结果表明该频率合成器扫描模式Δf=1 MHz锁定时间不超过20 μs，跳频模式Δf=50 MHz的定时间不超过30 μs，近端杂散抑制度优于-50 dbc。
上传时间： 2014-12-28
上传用户：assef
