cpld-epm

MAXplusII102crack--cpld fpga

MAXplusII102crack--cpld fpga

标签： MAXplusII crack cpld fpga

上传时间： 2013-12-23

上传用户：siguazgb
CPLD下载线制作

CPLD下载线制作，内含电路图等，希望对大家有帮助

标签： CPLD 下载线

上传时间： 2014-01-23

上传用户：shanml
FPGA/CPLD数字电路设计经验分享。大唐公司的！

FPGA/CPLD数字电路设计经验分享。大唐公司的！

标签： FPGA CPLD 数字大唐

上传时间： 2016-10-24

上传用户：nanshan
VHDL在CPLD和FPGA设计中的应用,期刊论文

VHDL在CPLD和FPGA设计中的应用,期刊论文，讲述复杂逻辑器件的语言用法

标签： VHDL CPLD FPGA 中的应用

上传时间： 2016-10-24

上传用户：ynsnjs
CPLD程序

CPLD程序，ALTERA公司的EPM7128SLC84-10,PLCC84封装，已经调试过的程序，包含仿真文件，波形文件，VHDL语言程序，电路图以及PCB板和系统原理图，非常有用，尤其是初学EDA和CPLD、FPGA器件的人

标签： CPLD 程序

上传时间： 2016-10-25

上传用户：youke111
递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器

递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器，并用数码管显示当前计数值

标签： 0000 0001 0002 9999

上传时间： 2013-12-16

上传用户：ardager
在CPLD内实现声调和时间的控制

在CPLD内实现声调和时间的控制，在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改

标签： CPLD 声调控制

上传时间： 2016-10-28

上传用户：CHINA526
详细描述了如何用CPLD来做IDE的PIO时序

详细描述了如何用CPLD来做IDE的PIO时序

标签： CPLD IDE PIO 时序

上传时间： 2013-12-17

上传用户：qlpqlq
使用verilog语言控制CPLD通过红外收发器进行红外通讯

使用verilog语言控制CPLD通过红外收发器进行红外通讯，其中simple.qpf为发送端的工程文件，recive文件夹中的recive.qpf是接收端工程文件

标签： verilog CPLD 语言控制红外收发器

上传时间： 2016-11-01

上传用户：gonuiln
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。

标签： Altera 8421 CPLD VHDL

上传时间： 2016-11-03

上传用户：manking0408