虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

caCHe

Caché,是一种后关系型数据库。能并发访问同一数据的数据库技术。
  • 用来清理ie缓存的

    用来清理ie缓存的,rundll32 -u -p 等方式不好用,根据弹出的对话框可以选择清理缓存,比如cookie, ie caCHe url history等

    标签: 缓存

    上传时间: 2017-02-19

    上传用户:txfyddz

  • TI的达芬奇系列dm355使用的spi模块驱动

    TI的达芬奇系列dm355使用的spi模块驱动,dm355上使用spi控制一块eeprom,在caCHe打开的情况下可能会有偶数个字节写不进去的情况,暂时关闭caCHe就可以解决。

    标签: 355 spi dm 达芬奇

    上传时间: 2014-08-30

    上传用户:linlin

  • pccard driver s3c2440.The S3C2440A offers outstanding features with its CPU core, a 16/32-bit ARM92

    pccard driver s3c2440.The S3C2440A offers outstanding features with its CPU core, a 16/32-bit ARM920T RISC processor designed by Advanced RISC Machines, Ltd. The ARM920T implements MMU, AMBA BUS, and Harvard caCHe architecture with separate 16KB instruction and 16KB data caCHes, each with an 8-word line length.

    标签: outstanding S3C2440A features pccard

    上传时间: 2013-12-24

    上传用户:lizhen9880

  • 从ARM硬件角度架构讲述ARM系统软硬件开发

    从ARM硬件角度架构讲述ARM系统软硬件开发,对caCHe,MMU,页表管理等都有精辟的论述。不可多得英文参考资料!

    标签: ARM 硬件 架构 角度

    上传时间: 2014-01-26

    上传用户:kernaling

  • cpu设计实例mips。MIPSI指令集32位CPU (1)MiniCore设计实例全32位操作

    cpu设计实例mips。MIPSI指令集32位CPU (1)MiniCore设计实例全32位操作,32个32位通用寄存器,所有指令和地址全为32位 (2)静态流水线(3~5级) (3)Forwarding技术 (4)片内L1 caCHe,指令、数据各4KByte,硬件初始化 (5)没有TLB,但系统控制协处理器(CP0)具有除页面映射外的全部功能

    标签: MiniCore MIPSI mips cpu

    上传时间: 2013-12-02

    上传用户:xiaodu1124

  • The purpose of this project is to explore the issues and implementation of a multiple instruction st

    The purpose of this project is to explore the issues and implementation of a multiple instruction stream, single data stream processor. We are running two instruction streams on two CPUs which share an address space. The processors share a second level caCHe, and maintain coherence at the L1 caCHe with a write-invalidate policy. The L2 caCHe is two-way set associative, with a block size of 8 words, and a total capacity of 512 words.

    标签: implementation instruction multiple purpose

    上传时间: 2017-04-18

    上传用户:731140412

  • 起点9 V2.0小说整站系统 介绍: 1、 采用企业级标准应用三层架构

    起点9 V2.0小说整站系统 介绍: 1、 采用企业级标准应用三层架构,模块化设计,利用反射抽象工厂模式支持多种数据库访问。 2、利用Asp.net自定义控件+母版模式实现换肤功能,前台DIV+CSS结构,增强对搜索引擎的友好度。 3、采用最新caCHe技术,加快程序运行效率,减少服务器资源占用,增强负载性能。 4、唯一一家同时提供TXT、UMD、JAR、CHM四种电子书籍的在线生成和同时下载。 起点9 V2.0小说整站系统 管理 : 1、网站基本参数设置全站SEO优化。 2、安全设置限制IP访问,文件加密访问等。 3、上传下载水印图片一次自动完成。 4、评论参数自动审核评论、内容过滤关键字,发帖时间设置等。 5、作者设置、更新员申请处理,批量邮件发送、短消息发送。 6、采集分普通采集和智能采集,完全自定义规则。 【升级说明】 1、在qidian9 V1.0的版本上,2.0支持了WAP的功能。 2、整合phpwind、discuz! 论坛,让强强更连手! 3、优化网站的负载能力,1G内存负载日10Wip,没有问题了。 4、修补了V1.0的一些BUG。 5、请使用者必须保留http://www.qidian9.com的连接,否则停止授权。

    标签: 2.0 企业级 三层架构

    上传时间: 2013-12-27

    上传用户:bibirnovis

  • This manual describes SAMSUNG s S3C2410A 16/32-bit RISC microprocessor. This product is designed to

    This manual describes SAMSUNG s S3C2410A 16/32-bit RISC microprocessor. This product is designed to provide hand-held devices and general applications with cost-effective, low-power, and high-performance micro-controller solution in small die size. To reduce total system cost, the S3C2410A includes the following components separate 16KB Instruction and 16KB Data caCHe, MMU to handle virtual memory management, LCD Controller (STN & TFT), NAND Flash Boot Loader, System Manager (chip select logic and SDRAM Controller), 3-ch UART, 4-ch DMA, 4-ch Timers with PWM, I/O Ports, RTC, 8-ch 10-bit ADC and Touch Screen Interface, IIC-BUS Interface, IIS-BUS Interface, USB Host, USB Device, SD Host & Multi-Media Card Interface, 2-ch SPI and PLL for clock generation.

    标签: This microprocessor describes S3C2410A

    上传时间: 2013-11-30

    上传用户:GavinNeko

  • This manual describes SAMSUNG s S3C2410X 16/32-bit RISC microprocessor. This product is designed to

    This manual describes SAMSUNG s S3C2410X 16/32-bit RISC microprocessor. This product is designed to provide hand-held devices and general applications with cost-effective, low-power, and high-performance microcontroller solution in small die size. To reduce total system cost, the S3C2410X includes the following components separate 16KB Instruction and 16KB Data caCHe, MMU to handle virtual memory management, LCD Controller (STN & TFT), NAND Flash Boot Loader, System Manager (chip select logic and SDRAM Controller), 3-ch UART, 4-ch DMA, 4-ch Timers with PWM, I/O Ports, RTC, 8-ch 10-bit ADC and Touch Screen Interface, IIC-BUS Interface, IIS-BUS Interface, USB Host, USB Device, SD Host & Multi-Media Card Interface, 2-ch SPI and PLL for clock generation.

    标签: This microprocessor describes S3C2410X

    上传时间: 2014-01-11

    上传用户:shizhanincc

  • 这是学ARM9和ADS1.2的一个很好的例程

    这是学ARM9和ADS1.2的一个很好的例程,这个例程简单易懂。 这个例程可以用开发板是的LED灯和仿真器来测试硬件的好坏, 还可以caCHe对程序运行速度的影响,测试设置FCLK的频率。 LED test

    标签: ARM9 ADS 1.2

    上传时间: 2013-12-21

    上传用户:330402686