ISO和ITU-T制定的一系列视频编码国际标准的推出，开创了视频通信和存储应用的新纪元。从H.261视频编码建议，到H.262/3、MPEG-1/2/4等都有一个共同的不断追求的目标，即在尽可能低的码率(或存储容量)下获得尽可能好的图像质量。 本课题的研究建立在目前主流的压缩算法的基础上，综合出各种标准中实现途径的共性和优势，将算法的主体移植于FPGA(FieldProgrammableGateArray)平台上。凭借该种类嵌入式系统配置灵活、资源丰富的特点，建立一个可重构的内核处理模块。进一步的完善算法(运算速度、精度)和外围系统后，就可作为专用视频压缩编码器进行门级电路设计的原型，构建一个片上可编程的独立系统。 编码器设计有良好的应用前景，通过使用离散余弦变换和熵编码，对运动图像从空间上进行压缩编码，使得编码后的数据流适合于传输、通信、存储和编辑等方面的要求。同时，系统的设计将解码的工作量大幅度降低，功能模块在作适当的改动后可为解码器的参考设计使用。 研究所涉及的各功能模块都进行了系统性的仿真和综合，满足工程样机的前期研发需要。
上传时间： 2013-04-24
上传用户：xiangwuy
按照公安部规定，我国从 2004 年开始换发第二代居民身份证，预计到 2008 年基本完成第二代居民身份证的换发工作。第二代身份证与第一代身份证最大的区别在于：它的内部嵌入了一枚指甲盖大小的非接触式 IC 芯片，该芯片内存储有姓名、性别等9项信息。本课题设计出一款基于 ARM 和 GPRS 技术的第二代身份证无线手持阅读器，该阅读器能读出第二代身份证内 IC 卡信息，并可通过 GPRS 网络将信息进行无线传输。 本文以该阅读器的设计为主线，论述的主要内容如下： 1．介绍了课题背景及意义。全国 9 亿第二代身份证的换发，必然带来各行业对阅读器的大量需求，而现有阅读器的弊端促使了对阅读器做更深入的研究。 2．介绍了相关概念及技术，包括：无线射频识别技术、ISO/IEC14443 协议、嵌入式系统、ARM、GPRS技术等。 3．详细介绍了该阅读器的硬件设计方法，并给出主要硬件模块电路原理图及其 PCB 板设计方法，同时也简单介绍了硬件的焊接和调试过程。 4．详细介绍了该阅读器的软件设计方法，包括：读卡模块驱动程序、GPRS 模块驱动程序、人机对话模块驱动程序、I/O 口驱动程序的流程图和部分代码。 5．为使该阅读器安全可靠地运行，对阅读器进行了各种功能测试，包括：读卡功能、GPRS 数据传输功能、人机接口功能。 通过功能测试，该阅读器能准确读取第二代身份证内信息并通过GPRS 网络成功将信息发送出去。该阅读器与市面上现有的阅读器相比，具有可脱机操作、无线传输、小巧灵便的优点。由于该阅读器软件采用模块化的设计方法，可以方便移植到其他非接触卡阅读器中，因此本阅读器具有非常广泛的应用前景。
上传时间： 2013-06-10
上传用户：爺的气质
H.264/AVC是ITU与ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission国际标准化组织/国际电工委员会)联合推出的活动图像编码标准。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。基于上下文的自适应二进制算术编码(Conrext-based Adaptive Binary Arithmetic Coding，CABAC)是H.264/AVC的两个熵编码方案之一，相对于另一熵编码方案-CAVLC(基于上下文的自适应可变长编码)，CABAC具有更高的数据压缩率：在同等编码质量下要比CAVLC提高10％～15％的压缩率。CABAC能实现很高的数据压缩率，但这是以增加实现的复杂性为代价的。在已有的硬件实现方法上，CABAC的解码效率并不高。 论文在深入研究CABAC解码算法及其实现流程，并在仔细分析了H.264/AVC码流结构的基础上，总结出了影响CABAC解码效率的各个环节，并以此为出发点，对CABAC解码所需中的各个功能模块进行了优化设计，设计出一种新的CABAC解码器结构，相对于一般的CABAC解码器，它的解码效率得到了显著提高。论文针对影响CABAC解码过程的"瓶颈"问题一多次访问存储部件影响解码速率，提出了新的存储组织方式，并根据CABAC的码流结构特性，采用4个子解码器级联的方式来进一步提高解码速率。 最后，用Verilog语言对所设计的CABAC解码器进行了描述，用EDA软件对其进行了仿真，并在FPGA上验证了其功能，结果显示，该CABAC解码器结构显著提高了解码效率，能够满足高档次实时通讯的要求。
上传时间： 2013-07-03
上传用户：huazi
H.264/AVC是ITU-T和ISO联合推出的新标准，采用了近几年视频编码方面的先进技术，以较高编码效率和网络友好性成为新一代国际视频编码标准。 本文以实现D1格式的H.264/AVC实时编码器为目标，作者负责系统架构设计，软硬件划分以及部分模块的硬件算法设计与实现。通过对H.264/AVC编码器中主要模块的算法复杂度的评估，算法特点的分析，同时考虑到编码器系统的可伸缩性，可扩展性，本文采用了DSP+FPGA的系统架构。DSP充当核心处理器，而FPGA作为协处理器，针对编码器中最复杂耗时的模块一运动估计模块，设计相应的硬件加速引擎，以提供编码器所需要的实时性能。 H.264/AVC仍基于以前视频编码标准的运动补偿混合编码方案，其中一个主要的不同在于帧间预测采用了可变块尺寸的运动估计，同时运动向量精度提高到1/4像素。更小和更多形状的块分割模式的采用，以及更加精确的亚像素位置的预测，可以改善运动补偿精度，提高图像质量和编码效率，但同时也大大增加了编码器的复杂度，因此需要设计专门的硬件加速引擎。 本文给出了1/4像素精度的运动估计基于FPGA的硬件算法设计与实现，包括整像素搜索，像素插值，亚像素(1/2，1/4)搜索以及多模式选择(支持全部七种块分割模式)。设计中，将多处理器技术和流水线技术相结合，提供高性能的并行计算能力，同时，采用合理的存储器组织结构以提供高数据吞吐量，满足运算的带宽要求，并使编码器具有较好的可伸缩性。最后，在Modelsim环境下建立测试平台，完成了对整个设计的RTL级的仿真验证，并针对Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件进行优化，从而使工作频率最终达到134MHz，分析数据表明该模块能够满足编码器的实时性要求。
上传时间： 2013-07-24
上传用户：sn2080395
目前的国内的CCD高清摄相头能够输出一组视频信号和数字图像信号，虽然视频信号能够直接在监视器显示，但是输出的数字图像信号占用存储空间太大，不便于进行传输。本文设计了一种基于FPGA的数字图像压缩卡。 在过去的十几年中，国际标准化组织制订了一系列的国际视频编码标准并广泛应用到各种领域。It.264/AVC是ITU-T和ISO联合推出的新标准，采用了近几年视频编码方面的先进技术，以较高编码效率和网络友好性成为新一代国际视频编码标准。 新发展的H．264/AVC比原有的视频编码标准大幅度提高了编码效率，但其运算复杂度也大大增加，本文简要分析了H．264/AVC的复杂度及其优化的途径，给出了主要模块的优化算法实验结果。 H．264/AVC仍基于以前视频编码标准的运动补偿混合编码方案，主要不同有：增强的运动预测能力，准确匹配的较小块变换，自适应环内滤波器，增强的熵编码。测试结果表明这些新特征使H．264/AVC编码器提高50％编码效率的同时，增加了一个数量级的复杂度。实际中恰当地使用H．264/AVC编码工具可以较低的实现复杂度得到与复杂配置相当的编码效率。故实际编码系统开发需要在运算复杂性和编码效率之间进行折衷、兼顾考虑。H．264/AVC引入的新编码特征既增加基本模块的复杂度，也成倍增加算法的复杂度。针对它们的作用和实现方法的不同，可采用不同的硬件实现方法。本文基于上述思路进行优化，具体的工作包括：针对去块滤波的复杂性，本文提出一种适合硬件实现的算法，使其在节省了资源的同时，很好的达到了标准所定义的性能。针对变换量化的复杂性，本文提出一种既满足整体的硬件流水结构，又极大的降低了硬件资源的实现方法。针对码率控制的实现，本文提出了一种有别于传统实现方式的算法，在保证实时性的同时，极大的提高了编码器的性能。本文基于上述算法还进行Baseline Profile编码器的研究，给出了一种实时编码器结构，实现了对高清图像格式(720P)的实时编码，并将其和当前业界先进水平进行了对比，表明本文所实现得结构能够达到当前业界的先进水平。
上传时间： 2013-07-23
上传用户：yepeng139
JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写，是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点，被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强，本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和图像解码客户端组成。其中，服务器端实时采集摄像头传送的动态图像，进行JPEG编码，通过网络传送码流到客户端；客户端接收码流，经过JPEG解码，恢复出原始图像送VGA显示。设计结果完全达到了实时性的要求。 本文从系统实现的角度出发，首先分析了系统开发平台，介绍FPGA的结构特点以及它的设计流程和指导原则；然后从JPEG图像压缩技术发展的历程出发，分析JPEG标准实现高压缩比高质量图像处理的原理；针对FPGA在算法实现上的特点，以及JPEG算法处理的原理，按照编码和解码顺序，研究设计了基于改进的DA算法的FDCT和IDCT变换，以及按发生频率进行优化的霍夫曼查找表结构，并且从系统整体上对JPEG编解码进行简化，以提高系统的处理性能。最后，通过分析Nios嵌入式微处理器可定制特性，根据SOPC Builder中Avalon总线的要求，把图像采集，JPEG图像压缩和网络传输转变成用户自定义模块，在SOPC Builder下把用户自定义模块添加到系统中，由Nios嵌入式软核的控制下运行，在FPGA芯片上实现整个JPEG实时图像编解码系统(soc)。 在FPGA上实现硬件模块化的JPEG算法，具有造价低功耗低，性能稳定，图像恢复后质量高等优点，适用于精度要求高且需要对图像进行逐帧处理的远程微小目标识别和跟踪系统中以及广电系统中前期的非线性编辑工作以及数字电影的动画特技制作，对降低成本和提高图像处理速度两方面都有非常重大的现实意义。通过在FPGA上实现JPEG编解码，进一步探索FPGA在数字图像处理上的优势所在，深入了解进行此类硬件模块设计的技术特点，是本课题的重要学术意义所在。
上传时间： 2013-04-24
上传用户：shangdafreya
RealView Developer Suite工具是ARM公司是推出的新一代ARM集成开发工具。支持所有ARM 系列核，并与众多第三方实时操作系统及工具商合作简化开发流程。开发工具包含以下组件： ? 完全优化的ISO C/C++编译器 ? C++ 标准模板库 ? 强大的宏编译器 ? 支持代码和数据复杂存储器布局的连接器 ? 可选 GUI调试器 ? 基于命令行的符号调试器(armsd) ? 指令集仿真器 ? 生成无格式二进制工具、Intel 32位和Motorola 32位ROM映像代码
上传时间： 2013-08-02
上传用户：梦不觉、
·【内容简介】 SCSI和IDE接口都属于ANSI标准,本书的目的就是对这两种接口进行精确的描述. 《SCSI 总线和IDE接口：协议、应用和编程》共三部分,共25章.第一部分为总体介绍,能使读者对计算机外围设备及其接口和计算机总线有一大致了解.第二部分着重讲述IDE接口,从背景协议,驱动器模型,命令及ATAPI接口等方面作了详细讲述.第三部分是SCSI总线,分别介绍了体系结构,命令,设备,协议,借
上传时间： 2013-04-24
上传用户：sc965382896
美信半导体是全球领先的半导体制造供应商，Maxim的电能计量方案提供全面的SoC器件选择， 是多芯片方案的高精度、高性价比替代产品。无与伦比的动态范围和独特的32位可编程测量引擎，使 得我们的单芯片方案能够满足不同用户的需求。为各种类型的表计开发提供了一条高效、便捷的途 径，以满足ANSI和IEC的市场要求。 ● 产品满足不同国家对智能表系统以及低端瓦时(Wh)表、防篡改设计以及预付费设备的要求； ● 完备的开发工具加快软件开发、测试和原型设计，缩短研发周期和产品上市时间。
上传时间： 2013-04-24
上传用户：lgnf
在V29的版本上升级。发布日期2011-08-19. -------------------------------------------------------------------------------- 欢迎使用免费软件《串口猎人》V31 ！ -------------------------------------------------------------------------------- 友情提醒1：本软件如有新版本，将发布到我的博客《匠人的百宝箱》，欢迎光临！ 友情提醒2：点击右侧【清除】按钮，可清除本帮助信息。清除后如想再次查阅，请重启软件。 -------------------------------------------------------------------------------- 《串口猎人》功能简介 -------------------------------------------------------------------------------- 一、基本功能 1、支持16个COM口、自动/手动搜索串口、串口参数的设置和查看。 2、支持查看或修改串口控制线（DTR、RTS、DCD等等）的状态。 3、支持基本的收、发、查看、保存、载入、清除等功能。 4、两种收发格式：HEX码/字符串，支持中文字符串。（英文=ASCII码，中文=ANSI(GBK)码）。 5、大容量的收码区，为了加快显示速度会把超过10K的数据自动隐藏（可以点击【全显】钮查看）。 6、收码区的显示方式可以灵活设置：原始接收数据、按帧换行、通道数据、发送数据。 7、可以为收到的数据标注时间和来源。 8、可以自动比对发码区和收码区的数据是否一致（用于自发自收测试模式）。 9、收码区的内容，可以点击【转发】钮转到发码区。 10、可以在每次发码之前自动清除收码区。 二、高级发码功能 1、自动发列表功能：支持多组（最多16组）数据的轮流发送。 2、自动发文件功能：支持文件逐行发送。 3、轮发规则可以灵活设置，比如可以定时发，也可以收到应答后立即发。 4、轮发的间隔、无应答重发次数和循环次数均可灵活设置。 5、灵活的帧格式设置。支持自动添加帧头、帧尾、帧长、校验、回车换行符。 6、帧头、帧尾、帧长、校验，是否要参与校验或计入帧长，皆可灵活设置。 7、支持3种校验方式：SC(累加和校验)、LRC(纵向冗余校验)、BBC（异或和校验）。 8、校验码和帧长的长度，可以选择单/双字节。 三、高级收码功能 1、支持按帧接收数据。 2、能自动进行帧结束判定（方式非常灵活，可以按帧头、帧尾、帧长或时间）。 3、即时显示最新一帧内容。 4、拥有八个独立接收通道，可以自动从指定帧中指定位置收取有效数据。 5、每个通道的数据，可以独自显示、保存、清除。也可以送到收码区去显示。 6、可以设置通道收取数据的首地址、字节长度（单字节或多字节）、码制（HEX/BCD）、符号位形式。 7、示波器功能，可把收取的数据用波形方式显示。示波器的通道数、倍率、偏移、周期、颜色和线宽等可调。 8、码表功能，可把收取的数据用码表方式显示。（可以设置码表的最大/最小值和报警值）。 9、柱状图功能，可把收取的数据用柱状图方式显示。（也可以设置最大/最小值和报警值）。 10、可以把实施绘制的图形保存为图片。 四、其它贴心设计 1、用户的设置内容，可以保存/载入或恢复默认值。可以选择启动时载入默认值还是上次设置值。 2、可以通过提示区和状态指示了解软件当前工作状态。 3、当鼠标停留在按钮、文本框或其它控件上，会获得必要的提示。 4、右下角的图钉按钮，可以把窗口钉在最前面，避免被其它窗口覆盖。 5、附送串口电路、协议、码表等参考资料。 6、在【版权信息】标签页有匠人的联系方式，欢迎交流。
上传时间： 2013-07-28
上传用户：lili1990
