一个28系列dsp应用的程序,包括adc,cpu_timer,pwm,gpio,sci,spi等模块
上传时间： 2013-12-17
上传用户：xiaoyunyun
iar开发环境 msp430单片机的一些示例程序 有adc flash lcd timer 键盘 看门狗 时钟 通讯模块等等的程序
上传时间： 2014-01-01
上传用户：日光微澜
430例程大全 端口操作 时钟模块FLL+操作 flash读写操作 看门狗操作 timerA-操作 timerB-操作 比较器A操作 基本定时器LED&LCD操作 ADC&BT&LCD操作 键盘操作 LCD点阵操作 EEPROM操作 扩展DATA FLASH操作 通讯操作
上传时间： 2016-06-19
上传用户：JasonC
飞思卡尔MC9S08QE128芯片和MCF51QE128芯片所有模块的范例代码,包括ACMP, ADC, ICS, IIC_Master, IIC_Slave, KBI, PWM, RTC, SCI, SPI, SPI_Master, SPI_Slave, TPM等, 希望能帮到大家, 共同进步
标签： IIC_Master 128 IIC_Slave ACMP
上传时间： 2016-07-14
上传用户：凌云御清风
TI公司提供的MSP430各个模块的参考程序。ADC,UART,定时器，中断等等，相当全。
上传时间： 2016-11-22
上传用户：三人用菜
该文档为16位Sigma-delta ADC中数字模块的设计总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-02-16
上传用户：trh505
ADS1256 24位ADC AD模块 高精度ADC 采集卡说明书
上传时间： 2022-06-17
上传用户：1208020161
CS1237 电子称重专用ADC转换器电路设计转换模块原理图及gerber
上传时间： 2022-07-19
上传用户：
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词：ADC测试；并行；参数评估；FPGA；FFT
上传时间： 2013-07-11
上传用户：tdyoung
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。
上传时间： 2013-06-07
上传用户：gps6888
