第41讲 Tcl在Vivado中的应用（7）：非工程模式下的设计流程管理第40讲 Tcl在Vivado中的应用（6）：工程模式下的设计流程管理第39讲 Tcl在Vivado中的应用（5）：使用Xilinx Tcl Store第38讲 Tcl在Vivado中的应用（4）：嵌入自定义Tcl命令第37讲 Tcl在Vivado中的应用（3）：使用Hook Script第36讲 Tcl在Vivado中的应用（2）：定制报告第35讲 Tcl在Vivado中的应用（1）：编辑网表第34讲 利用Vivado IP Integrator进行设计开发第33讲 功耗估计和优化第32讲 UltraFast设计方法学（11）：时序收敛之10个时序收敛技巧第31讲 UltraFast设计方法学（10）：时序收敛之时序约束基本准则第30讲 UltraFast设计方法学（9）：理解实现策略第29讲 UltraFast设计方法学（8）：在Vivado中使用设计规则检查第28讲 UltraFast设计方法学（7）：如何管理IP约束第27讲 UltraFast设计方法学（6）：定义时钟分组第26讲 UltraFast设计方法学（5）：时序约束第25讲 UltraFast设计方法学（4）：RTL代码风格（2）第24讲 UltraFast设计方法学（3）：RTL代码风格（1）第23讲 UltraFast设计方法学（2）：时钟第22讲 UltraFast设计方法学（1）：初识UltraFast第21讲 综合后的设计分析（2）：时序分析第20讲 综合后的设计分析（1）：资源与扇出分析第19讲 约束的优先级第18讲 设置伪路径第17讲 设置多周期路径约束第16讲 虚拟时钟第15讲 设置输出延时约束第14讲 设置输入延时约束第13讲 创建基本时钟周期约束第12讲 时序分析中的基本概念和术语第11讲 与Vivado设计流程相关的一些技巧第10讲 输入/输出和时钟规划第9讲 编程与调试第8讲 Vivado里最常用的5个Tcl命令第7讲 增量实现第6讲 实现第5讲 综合的基本设置和综合属性第4讲 基于ModelSim的逻辑仿真（DEMO工程文件与第三讲一致！）第3讲 基于XSim的逻辑仿真第2讲 用三个DEMO讲解如何在设计中使用IP
标签： vivado
上传时间： 2022-06-13
上传用户：jason_vip1
Virtex®-6 FPGA ML605 评估套件为那些需要高性能、串行连接功能和高级存储器接口的系统设计提供了开发环境。ML605 得到了预验证的参考设计和行业标准 FPGA 夹层连接器（FMC）的支持，能够利用子卡实现升级和定制。集成式工具有助于简化符合复杂设计要求的解决方案的创建。
标签： PCB fpga virtex6 ml605 pcb
上传时间： 2022-06-13
上传用户：slq1234567890
FPGA正在掀起一场数字信号处理的变革。本书旨在讲解前端数字信号处理算法的高效实现。首先概述了当前的FPGA技术、器件以及用于设计最先进DSP系统的工具。第1章的案例研究是40多个设计示例的基础。随后几章阐述了计算机算法的概念、理论、FIR和IIR滤波器的实现、多抽样率数字信号系统、DFT和FFT算法、未来很可能实现的高级算法以及自适应滤波器等。每一章都包含练习。附录中给出了Verilog源代码和术语。◆ 超过10个使用VHDL和Verilog设计的新的系统级案例研究◆ 新增一章专门介绍图像和视频处理◆ 更新后的Altera Quartus和全新的ModelSim仿真工具◆ Xilinx Atlys板卡和ISIM仿真支持◆ 有符号定点数和浮点数IEEE库示例◆ 概述并行全通IIR滤波器设计◆ CA和PCA系统级设计◆ MP3和ADPCM的语音和音频编码"本版新增了总计150多页内容，包括11个全新的系统设计理念，其中一些有超过100个嵌入式乘法器的需求
上传时间： 2022-06-13
上传用户：hbsun
《FPGA数字信号处理实现原理及方法》是2010年清华大学出版社出版的图书，作者是何宾。本书全面而又系统地介绍了基于FPGA实现数字信号处理的原理及方法。全书包括12章和11个实验，主要内容包括数字信号处理设计导论、FPGA的硬件结构及运算功能、信号及其处理理论概述、CORDIC算法原理及实现、FIR滤波器和IIR滤波器的设计、其他常用数字滤波器的设计、重定时信号流图、数字通信信号处理原理及实现、自适应信号处理理论基础、基于FPGA的自适应信号处理实现、信号同步原理及实现、基于AccelDSP的数字信号处理的实现和实验部分。本书参考了大量最新的设计资料，内容新颖、理论和应用并重，充分反映了基于FPGA实现数字信号处理的最新方法和技术，可以帮助读者系统地掌握这些方法和技术。本书可作为相关专业开设FPGA数字信号处理课程的本科生和研究生教学参考书，亦可作为从事FPGA数字信号处理研究方向的相关教师、研究生和科技人员的自学参考书，也可作为Xilinx公司相关课程的培训用书。第1章 数字信号处理设计导论第2章 FPGA的硬件结构及运算功能第3章 信号及其处理理论概述第4章 CORDIC算法原理及实现第5章 FIR滤波器和IIR滤波器的设计第6章 其他常用数字滤波器的设计第7章 重定时信号流图第8章 数字通信信号处理原理及实现第9章 自适应信号处理理论基础第10章 基于FPGA的自适应信号处理实现第11章 信号同步原理及实现第12章 基于AccelDSP的数字信号处理的实现参考文献
上传时间： 2022-06-14
上传用户：qdxqdxqdxqdx
verilog，fpga使用技巧。速度换资源、资源换速度等
上传时间： 2022-06-14
上传用户：GGMD
【资源描述】:在VC709上跑PCIe X8例程，RedHat Linux 。发现官方例程的驱动有些地方不适应于新版Linux了，做了一点修改，同时分享一下心得：首先PCIe例程一定要固化，并且一定要在服务器上电之前给VC709上电，否则用lspci命令是看不到VC709被系统识别的！！！！
上传时间： 2022-06-17
上传用户：ooaaooxx
微弱信号检测的目的是从噪声中提取有用信号，或用一些新技术和新方法来提高检测系统输出信号的信噪比。本文简要分析了常用的微弱信号检测理论，对小波变换的微弱信号检测原理进行了进一步的分析。然后提出了微弱信号检测系统的软硬件设计，在阐述了系统的整体设计的基础上，对电路所选芯片的结构和性能进行了简单的介绍，选用了具有14位分辨率的4路并行A/D转换器AD7865作为模数转换器，且选用Xilinx公司的Spartan-3系列FPGA逻辑器件作为控制器，控制整个系统的各功能模块。同时，利用FPGA设计了先入先出存储器，充分利用系统资源，降低了外围电路的复杂度，为电路调试及制板带来了极大的方便，且提升了系统的采集速度和集成度。系统的软件设计采用Verilog HDL语言编程，在Xilinx ISE软件开发平台上完成编译和综合，并选用ModelSim SE 6.0完成了波形仿真。关键词：微弱信号检测；信号调理：FPGA：AD7865；Verilog HDL信息时代需要获取许多有用的信息，多数科学研究及工程应用技术所需的信息都是通过检测的方法来获取的。若被检测的信号非常微弱，就很容易被噪声湮没，那么很难有效的从噪声中检测出有用信号。微弱信号在绝对意义上是指信号本身非常微弱，而在相对意义上是指信号相对于强背景噪声而言的非常微弱，也就是指信噪比极低。人们进行长期的研究工作来检测被噪声所覆盖的微弱信号，分析噪声产生的原因以及规律，且研究被测信号的特点、相关性以及噪声统计特性，从而研究出从背景噪声中检测有用信号的方法。1微弱信号检测（Weak Signal Detection）技术2.3.41主要是提高信号的信噪比，从噪声中检测出有用的微弱信号。对于这些微弱的被测量（如：微振动、微流量、微压力、微温差、弱光、弱磁、小位移、小电容等），大多数都是利用相应的传感器将微弱信号转换为微弱电流或者低电压，再经过放大器将其幅度放大到预期被测量的大小。
标签： 微弱信号检测
上传时间： 2022-06-18
上传用户：canderile
The information disclosed to you hereunder (the Materials ) is provided solely for the selection and use of Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available"AS IS"and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR ST ATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort. includina nealigence. or under anv other theorv of liabilitv) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including vour use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, qoodwill, or any type of loss or damage suffered as a result of anv action brought by a third party)
上传时间： 2022-06-18
上传用户：wky20090436
Chapter 1：Introduction and Overview Chapter 2：Switches，Buttons，and Knob 开关按钮Chapter 3：Clock Sources 时钟脉冲源Chapter 4：FPGA Configuration Options 配置Chapter 5：Character LCD Screen LCD显示屏特性Chapter 6：VGA Display Port VGA接口——接到显示器上Chapter 7：RS-232 Serial Ports RS-232接口——接器件Chapter 8：PS/2 Mouse/Keyboard Port PS/2鼠标键盘接口Chapter 9：Digital to Analog Converter（DAC）D/A接口Chapter 10：Analog Capture Circuit 模拟捕获电路Chapter 11：Intel StrataFlash Parallel NOR Flash PROM Chapter 12：SPI Serial Flash 串行外围接口系列闪存Chapter 13：DDR SDRAM 内存Chapter 14：10/100 Ethernet Physical Layer Interface以太网物理层接口Chapter 15：Expansion Connectors 扩展接口Chapter 16：XC2C64A CoolRunner-II CPLDChapter 17：DS2432 1-Wire SHA-1 EEPROMSpartan-3E入门实验板使设计人员能够即时利用Spartan-3E系列的完整平台性能。设备支持：Spartan-3E、CoolRunner-ll关键特性：Xilinx器件：Spartan-3E（50万门，XC3S500E-4FG320C），CoolRunnerTM-lI与Platform Flash时钟：50MHz晶体时钟振荡器存储器：128Mbit 并行Flash，16 Mbit SPI Flash，64MByte DDR SDRAM连接器与接口：以太网10/100Phy，JTAG USB下载，两个9管脚RS-232串行端口，PS/2类型鼠标/键盘端口，带按钮的旋转编码器，四个滑动开关，八个单独的LED输出
标签： Spartan-3E
上传时间： 2022-06-19
上传用户：kingwide
黑金基于XILINX ZYNQ7000开发平台的开发板2016款正式发布了，型号为：AX7020 。 此款开发平台是XILINX的Zynq7000 SOC 芯片的解决方案。它采用ARM+FPGA SOC技术 将双核 ARM Cortex-A9 和 FPGA 可编程逻辑集成在一颗芯片上。它采用的是 Xilinx 的 Zynq7000系列XC7Z020-2CLG400I作为核心处理器，在ARM和FPGA上分别具有丰富的 硬件资源和外围接口。设计上坚持“精致、实用、简洁”的设计理念，它不但适合于软件工作 人员的前期的软件验证，也适合于硬件开发人员的硬件设计即软硬件的系统协作，加快项目的 开发进程。
上传时间： 2022-06-29
上传用户：moh2000
