Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。集成的设计环境——Vivado设计套件包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。
标签： CO2 高功率 激光器
上传时间： 2013-06-21
上传用户：eeworm
标签： 纠错 编码技术 刘富全
上传时间： 2013-08-01
针对未来十年的 “All-Programmable”器件的颠覆之作
标签： Vivado 白皮书
上传时间： 2013-04-24
上传用户：hgy9473
大家好，欢迎Vivado的一个快速演示，它是xilinx新的设计套件，应用到7系列和以上的系列器件。
标签： VivadoIP 集成
上传时间： 2013-08-03
上传用户：xiaoxiang
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-11-17
上传用户：皇族传媒
上传时间： 2013-12-23
上传用户：小儒尼尼奥
矩阵乘法Vivado，C++语言，希望有人可以用得到
标签： 矩阵乘法Vivado
上传时间： 2015-12-01
上传用户：mrchenyin
Vivado2014.4 license
标签： Vivado2014.4
上传时间： 2015-12-09
上传用户：fegasag
Vivado2015 破解 license亲测可用！！！！！
标签： license Vivado 破解
上传时间： 2017-02-15
上传用户：jianmo1993
使用赛灵思一款开发板，Basys3，基于Vivado软件的FPGA入门手册。
标签： Basys3 手册
上传时间： 2017-11-01
上传用户：wshky
