虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

Virtex-IIPro

  • 视频图像采集和预处理系统的FPGA实现

    本文研究的视频处理系统是上海市科委技术攻关基金项目“计算机视觉及其芯片化实现”的一部分,主要完成计算机视觉系统的一些基本工作,即视频图像的采集、预处理和显示等。 视频图像采集和预处理系统以Xilinx公司Virtex-ⅡPro系列的FPGA为核心控制器件,结合视频模数转换芯片和VGA显示器,完成视频图像的实时采集、预处理和显示。采集和显示部分作为同外界交流信息的渠道,是构成计算机视觉系统必不可少的一部分;图像预处理则是计算机视觉系统进行高层处理的基础,优秀的预处理算法能有效改善图像质量,提高系统分析判断的准确性。 本文在介绍基于FPGA的视频采集、预处理系统整体架构的基础上,围绕以下四个方面展开了工作: 1.研究并给出了两种基于FPGA的设计方案用于实现YCrCb色度空间到RGB色度空间的转换; 2.针对采集的视频图像,根据VGA显示的要求,给出了一种实现图像去隔行的方案; 3.分析了一系列图像滤波的预处理算法,如均值滤波、中值滤波和自适应滤波等,在比较和总结各算法特点的基础上,提出了一种新的适用于处理混合噪声的滤波算法:混合自适应滤波法; 4.根据算法特点设计了多种采用FPGA实现的图像滤波算法,并对硬件算法进行RTL级的功能仿真和验证,还给出了各种滤波算法的实验结果,在此基础上对各种算法的效果进行直观的比较。 文中,预处理算法的实现充分利用了FPGA的片内资源,体现了FPGA在图像处理方面的特点及优势。同时,视频采集和显示的控制模块也由同一FPGA芯片实现,从而简化了系统整体结构。视频采集和预处理系统在FPGA上的成功实现为“计算机视觉及其芯片化实现”奠定了必要的基础、提供了一定理论依据。

    标签: FPGA 视频图像 采集

    上传时间: 2013-04-24

    上传用户:我好难过

  • 基于FPGA的GPS定位信息处理系统设计

    随着GPS(Global Positioning System)技术的不断发展和成熟,其全球性、全天候、低成本等特点使得GPS接收机的用户数量大幅度增加,应用领域越来越广。但由于定位过程中各种误差源的存在,单机定位精度受到影响。目前常从两个方面考虑减小误差提高精度:①用高精度相位天线、差分技术等通过提高硬件成本获取高精度;②针对误差源用滤波算法从软件方面实现精度提高。两种方法中,后者相对于前者在满足精度要求的前提下节约成本,而且便于系统融合,是应用于GPS定位的系统中更有前景的方法。但由于在系统中实现定位滤波算法需要时间,传统CPU往往不能满足实时性的要求,而FPGA以其快速并行计算越来越受到青睐。    本文在FPGA平台上,根据“先时序后电路”的设计思想,由同步没计方法以及自顶向下和自下而上的混合设计方法实现系统的总体设计。从GPS-OEM板输出的定位信息的接收到定位结果的坐标变换,最终到kalman滤波递推计算减小定位误差,实现实时、快速、高精度的GPS定位信息采集处理系统,为GPS定位数据的处理方法做了新的尝试,为基于FPGA的GPS嵌入式系统的开发奠定了基础。具体工作如下:    基于FPGA设计了GPS定位数据的正确接收和显示,以及经纬度到平面坐标的投影变换。根掘GPS输出信息标准和格式,通过串口接收模块实现串口数掘的接收和经纬度信息提取,并通过LCD实时显示。在提取信息的同时将数据格式由ASCⅡ码转变为十进制整数型,实现利用移位和加法运算达到代替乘法运算的效果,从而减少资源的利用率。在坐标转换过程中,利用查找表的方法查找转化时需要的各个参数值,并将该参数先转为双精度浮点小数,再进行坐标转换。根据高斯转化公式的规律将公式简化成只涉及加法和乘法运算,以此简化公式运算量,达到节省资源的目的。    卡尔曼滤波器的实现。首先分析了影响定位精度的各种误差因素,将各种误差因素视为一阶马尔科夫过程的总误差,建立了系统状态方程、观测方程和滤波方程,并基于分散滤波的思想进行卡尔曼滤波设计,并通过Matlab进行仿真。结果表明,本文设计的卡尔曼滤波器收敛性好,定位精度高、估计误差小。在仿真基础上,实现基于FPGA的卡尔曼滤波计算。在满足实时性的基础上,通过IP核、模块的分时复用和树状结构节省资源,实现数据卡尔曼滤波,达到提高数据精度的效果。    设计中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676为硬件平台,采用Verilog HDL硬件描述语言实现,利用Xilinx公司的ISE10.1工具布局布线,一共使用44438个逻辑资源,时钟频率达到100MHZ以上,满足实时性信号处理要求,在保证精度的前提下达到资源最优。Modelsim仿真验证了该设计的正确性。

    标签: FPGA GPS 定位 信息处理

    上传时间: 2013-04-24

    上传用户:二驱蚊器

  • ispLEVER Classic0

    在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时,ISE 12 版本作为业界唯一一款领域专用设计套件,不断发展和演进,可以为逻辑、数字信号处理(DSP)、嵌入式处理以及系统级设计提供互操作性设计流程和工具配置。此外,赛灵思还在 ISE 12 套件中采用了大量软件基础架构,并改进了设计方法,从而不仅可缩短运行时间,提高系统集成度,而且还能在最新一代器件产品系列和目标设计平台上扩展 IP 互操作性

    标签: ispLEVER Classic0

    上传时间: 2013-07-26

    上传用户:青春给了作业95

  • 有线数字电视广播系统信道编码

    随着数字电视全国范围丌播时间表的临近,数字电视技术得到很大发展,数字电视信号在信源基带数据和信道传输等方面已经进一步标准化,数字电视传播途径也越来越广,在卫星、地面及有线电视网中传输数字电视信号得到迅速发展。借着2008年奥运的东风,数字电视领域的应用研究方兴未艾。 本课题目的是完成有线数字电视广播系统的重要设备--调制器的设计和实现,核心器件选用FPGA芯片。系统硬件实现以国家标准GY/T 170-2001(有线数字电视广播信道编码与调制规范)为主要依据,以Xilinx公司的Virtex系列(Virtex 4,Virtex 5)芯片及相关开发板(ML402、ML506)为平台,主要任务是基于相关标准对其实用技术进行研究和开发。完成了信道编码和调制的模块划分、Verilog HLD程序的编写(或IP核的调用)和仿真以及在板调试和联调等工作,设计目的是在提高整个系统集成度的前提下实现多频点调制。 本文在研究现有数字电视网络技术和相关产品的基础上,以国标GY/T170-2001为主要依据并参阅了其他的相关标准,提出了多频点QAM调制器的实现方案。整个工作包括:模块划分,完成了基带物理接口(输入)、包头反转与随机化、RS编码、卷积交织、码流变换、差分编码、星座映射、基带成型(包括Nyquist滤波器、半带滤波器、CIC滤波器的设计或模块调用)、高端DAC的配置(输出)等模块的Verilog HLD程序的编写(或者IP核调用)和仿真等工作;成功进行了开发板板级调试,调试的过程中充分利用Xilinx公司的开发板和调试软件ChipScope,成功设计了验证方案并进行了模块验证;最后进行了各模块联调工作,设计了系统验证方案并成功完成对整个系统的验证工作。 经测试表明,该系统主要性能达到国家相关标准GY/T 198-2003(有线数字电视广播QAM调制器技术要求和测量方法)规定的技术指标,可以进入样机试生产环节。

    标签: 有线数字电视 广播系统 信道编码

    上传时间: 2013-04-24

    上传用户:jiangfire

  • 基于CCSDS算法的星载图像压缩系统

    CCSDS组织(空间数据系统咨询委员会)于2005年公布了新的图像压缩标准,该标准算法采用基于小波变换的比特平面编码方法,支持无损有损压缩编码和精确码率控制并具有较好的抗误码能力和非常高的图像压缩性能,能满足实际应用中的多种需求。同时该算法具有较低的算法复杂度,易于低功耗硬件实现,并且对航天图像具有较高的适应性,因此,在航天应用方面具有广阔的前景。    本论文主要针对CCSDS图像压缩算法的FPGA硬件实现,在有限的硬件资源下,提出高速高效的CCSDS图像压缩编码器设计方案并在已有的FPGA硬件平台上加以实现。本文首先对CCSDS图像压缩算法的编码原理进行详细介绍;然后提出DWT、BPE和码流组织这三大模块的并行化硬件实现方案,并给出了进行批量仿真测试的仿真平台设计方案。最后在Xilinx VIRTEX-II FPGA平台上经过成功验证,测试结果表明系统各项技术指标可满足星载图像压缩的要求。

    标签: CCSDS 算法 星载 图像压缩系统

    上传时间: 2013-06-13

    上传用户:wanghui2438

  • 基于Xilinx FPGA的DDRSDRAM的Verilog控制代码

    基于Xilinx FPGA的DDRSDRAM的Verilog控制代码,使用的FPGA为Virtex-4,实现对DDRSDRAM的简单控制(对一系列地址的写入和读取)。

    标签: DDRSDRAM Verilog Xilinx FPGA

    上传时间: 2013-08-07

    上传用户:ainimao

  • 利用Virtex-6控制器提升DDR SDRAM的效率

      厂商把产品命名为DDR3-1600,则意味着该厂商将规定该SDRAM器件的峰值传输速率定为1,600MT/s。虽然这些器件确实能够达到所规定的传输速率,但在实际工作负载情况下却不能持续保持该速率。原因在于行地址冲突、数据总线转换损耗、写恢复等都会降低器件的峰值传输速率

    标签: Virtex SDRAM DDR 控制器

    上传时间: 2013-12-12

    上传用户:jkhjkh1982

  • Virtex 5-AFX-FF1136-Schematics

    V5-AFX-FF1136-Schematics

    标签: Schematics Virtex AFX-FF 1136

    上传时间: 2013-10-29

    上传用户:二十八号

  • 全新赛灵思(Xilinx)FPGA 7系列芯片精彩剖析

        全新赛灵思(Xilinx)FPGA 7系列芯片精彩剖析:赛灵思的最新7系列FPGA芯片包括3个子系列,Artix-7、 Kintex-7和Virtex-7。在介绍芯片之前,先看看三个子系列芯片的介绍表,如下表1所示:   表1 全新Xilinx FPGA 7系列子系列介绍表   (1) Artix-7 FPGA系列——业界最低功耗和最低成本   通过表1我们不难得出以下结论: 与上一代 FPGA相比,其功耗降低了50%,成本削减了35%,性能提高30%,占用面积缩减了50%,赛灵思FPGA芯片在升级中,功耗和性能平衡得非常好。

    标签: Xilinx FPGA 赛灵思 系列芯片

    上传时间: 2013-10-27

    上传用户:comer1123

  • xilinx公司的7系列FPGA应用指南

       本文是关于 xilinx公司的7系列FPGA应用指南。 xilinx公司的7系列FPGA包括3个子系列,Artix-7、 Kintex-7和Virtex-7。本资料就是对这3各系列芯片的介绍。    下表是xilinx公司的7系列FPGA芯片容量对比表

    标签: xilinx FPGA 应用指南

    上传时间: 2013-11-19

    上传用户:31633073