Verlog ISE FPGA

FPGA的集成开发环境ISE中课仿真的Verilog代码集锦

FPGA的集成开发环境ISE中课仿真的Verilog代码集锦，基本是整个数字电路中的所有代码

标签： Verilog FPGA ISE 集成开发环境

上传时间： 2017-07-02

上传用户：xiaoyunyun
基于FPGA的以太网接口的实现。使用方法： 1.拷贝到硬盘。 2.用ISE创建项目

基于FPGA的以太网接口的实现。使用方法： 1.拷贝到硬盘。 2.用ISE创建项目，分别加入各个代码文件，即可。

标签： FPGA ISE 以太网接口硬盘

上传时间： 2014-01-02

上传用户：清风冷雨
异步FIFO的FPGA实现,XILINX FPGA, ISE ,VHDL语言实现

异步FIFO的FPGA实现,XILINX FPGA, ISE ,VHDL语言实现

标签： FPGA XILINX FIFO VHDL

上传时间： 2017-09-09

上传用户：秦莞尔w
FPGA／CPLD设计工具——Xilinx ISE使用详解 378页 71.7M.pdf

可编程逻辑器件相关专辑 96册 1.77GFPGA／CPLD设计工具——Xilinx ISE使用详解 378页 71.7M.pdf

标签：

上传时间： 2014-05-05

上传用户：时代将军
基于Xilinx-ISE-124的FPGA设计规程

基于Xilinx-ISE-124的FPGA设计规程这是一份非常不错的资料，欢迎下载，希望对您有帮助！

标签： fpga

上传时间： 2022-03-05

上传用户：XuVshu
fpga ubs通讯模块 verlog语言使用EZ-USB FX2

fpga ubs通讯模块 verlog语言使用EZ-USB FX2

标签： fpga ubs 通讯模块 verlog

上传时间： 2022-06-25

上传用户：20125101110
XILINX FPGA ISE 下载教程.pdf

XILINX FPGA ISE 下载教程，基于ISE 14.7软件详细讲解基于ISE环境下载.bit文件和配置Flash文件的方法

标签： xilinx fpga ise CPLD

上传时间： 2022-07-04

上传用户：
多功能车辆总线控制器的FPGA设计与开发.rar

随着计算机网络与嵌入式控制技术的迅速发展，作为传统运输行业的铁路系统对此也有了新的要求，列车通信网络应运而生。经过多年的发展，国际电工委员会(IEC)为了规范列车通信网络，于1999年通过了IEC61375-1标准。该标准将列车通信网络分为两条总线：绞线式列车总线(WTB)和多功能车辆总线(MVB)。MVB是一个标准通信介质，为挂在其上的设备传输和交换数据。而多功能车辆总线控制器(MVBC)是MVB与MVB实际物理层之间的接口，其主要实现MVB数据链路层的功能。由于该项关键技术仍被国外公司垄断，因此开发具有自主知识产权的MVBC迫在眉睫。鉴于上述原因，本文深入研究了IEC61375-1标准。根据MVBC的技术特点，本文提出了使用FPGA来实现其具体功能的方案。挂在MVB总线上的设备分为五类，他们的功能各不相同。而支持4类设备的MVBC具有设备状态、过程数据、消息数据通信和总线管理功能，并且兼容2类和3类设备。本文的目的就是用FPGA实现支持4类设备的MVBC。本文采用自顶向下的设计方法。整个MVBC主要划分为：编码模块、译码模块、冗余控制模块、报文分析单元、通信存储控制器、主控制单元、地址逻辑模块。在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。最后，在ModelSim中对各个模块进行了布线后仿真和验证。在实验室条件下，通过严格的仿真验证后，其结果证明了本文设计的模块达到了IEC61375-1标准的要求。因此，用FPGA实现MVBC这一方案具有可操作性。关键词：列车通信网；多功能车辆总线；多功能车辆总线控制器；现场可编程门阵列

标签： FPGA 多功能总线控制器

上传时间： 2013-07-18

上传用户：wxhwjf
基于FPGA的通用异步收发器的设计.rar

通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。

标签： FPGA 异步收发器

上传时间： 2013-08-02

上传用户：rocketrevenge
基于FPGA的浮点运算器设计.rar

随着电子工业应用领域需求的增长，要实现复杂程度较高的数字电子系统，对数据处理能力提出越来越高的要求。定点运算已经很难满足高性能数字系统的需要，而浮点数相对于定点数，具有表述范围宽，有效精度高等优点，在航空航天、遥感、机器人技术以及涉及指数运算和信号处理等领域有着广泛的应用。对浮点运算的要求主要体现在两个方面：一是速度，即如何快速有效的完成浮点运算；二是精度，即浮点运算能够提供多少位的有效数字。计算机性价比的提高以及可编程逻辑器件的出现，对传统的数字电子系统设计方法进行了变革。FPGA(Field Programmable Gate Array，现场可编程门阵列)让设计师通过设计芯片来实现电子系统的功能，将传统的固件选用及电路板设计工作放在芯片设计中进行。FPGA可以完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度，如运算器、数字滤波器、二维卷积器等具有复杂算法的逻辑单元和信号处理单元的逻辑设计领域。鉴于FPGA技术的特点和浮点运算的广泛应用，本文基于FPGA将浮点运算结合实际应用设计一个触摸式浮点计算器，主要目的是通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能。 (1)给出系统的整体框架设计和各模块的实现，包括芯片的选择、各模块之间的时序以及控制、每个运算模块详细的工作原理和算法设计流程； (2)通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能； (3)在Xilinx ISE环境下，对系统的主要模块进行开发设计及功能仿真，验证了基于FPGA的浮点运算。

标签： FPGA 浮点运算器

上传时间： 2013-04-24

上传用户：咔乐坞