Verlog ISE FPGA

用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器

用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器，乘法器，除法器，多路选择器，二进制转BCD码，加法器，减法器等等。

标签： verlog FPGA CPLD 8位

上传时间： 2013-12-29

上传用户：siguazgb
用中文介绍Xilinx公司FPGA/CPLD的集成开发环境－ISE软件的简单使用

用中文介绍Xilinx公司FPGA/CPLD的集成开发环境－ISE软件的简单使用

标签： Xilinx FPGA CPLD ISE

上传时间： 2014-10-28

上传用户：dongbaobao
开发环境是QUARTUSI,ISE等FPGA开发工具

开发环境是QUARTUSI,ISE等FPGA开发工具，本问主要描述FGPA开发过程中需要注意的时序

标签： QUARTUSI FPGA ISE 开发环境

上传时间： 2016-02-13

上传用户：康郎
spi协议的FPGA实现(Verlog).

spi协议的FPGA实现(Verlog).

标签： Verlog FPGA spi 协议

上传时间： 2016-05-13

上传用户：VRMMO
FPGA/CPLD设计工具---Xilinx ISE使用详解光盘源代码

FPGA/CPLD设计工具---Xilinx ISE使用详解光盘源代码，Xilinx公司推荐的FPGA/CPLD培训教材

标签： Xilinx FPGA CPLD ISE

上传时间： 2016-05-15

上传用户：gyq
一个基于FPGA的游戏,其中包含多个项目,有吃豆子,可以连接到LCD的显示输出.该源码用xilinx的ise仿真综合成功,并且用spartan3开发板测试.可以有2个人在键盘上对弈.

一个基于FPGA的游戏,其中包含多个项目,有吃豆子,可以连接到LCD的显示输出.该源码用xilinx的ise仿真综合成功,并且用spartan3开发板测试.可以有2个人在键盘上对弈.

标签： spartan3 xilinx FPGA LCD

上传时间： 2016-05-18

上传用户：561596
FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库第二章调用Xilinx CORE-Generato

FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库第二章调用Xilinx CORE-Generator 第三章使用Synplify.Pro综合HDL和内核第四章综合后的项目执行第五章不同类型结构的仿真

标签： Modelsim Xilinx gt CORE-Generato

上传时间： 2016-05-21

上传用户：15736969615
用ISE中各种工具设计“运动计时表”.加深对FPGA/CPLD设计流程的理解

用ISE中各种工具设计“运动计时表”.加深对FPGA/CPLD设计流程的理解，体会ISE集成的各种设计工具的使用方法与技巧。

标签： FPGA CPLD ISE 工具设计

上传时间： 2016-06-28

上传用户：chens000
在ISE上可运行次程序改程序主要用实现FPGA串口通信

在ISE上可运行次程序改程序主要用实现FPGA串口通信

标签： FPGA ISE 程序运行

上传时间： 2014-01-04

上传用户：asdkin
ISE最常用的FPGA、CPLD开发软件教程

ISE最常用的FPGA、CPLD开发软件教程，对代码的编绎、下载等环节十分有用。

标签： FPGA CPLD ISE 开发软件

上传时间： 2013-12-27

上传用户：talenthn