比较牛b的一个计算器程序,源码在word文档里面,
上传时间： 2016-02-14
上传用户：z1191176801
实现简单的UART功能,在QUARTUS4.0下编译通过,采用VERILOG HDL编写.
上传时间： 2013-12-18
上传用户：hfmm633
用verilog hdl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了
上传时间： 2013-12-20
上传用户：fhzm5658
Floyd-Warshall算法描述 1)适用范围： a)APSP(All Pairs Shortest Paths) b)稠密图效果最佳 c)边权可正可负 2)算法描述： a)初始化：dis[u,v]=w[u,v] b)For k:=1 to n For i:=1 to n For j:=1 to n If dis[i,j]>dis[i,k]+dis[k,j] Then Dis[I,j]:=dis[I,k]+dis[k,j] c)算法结束：dis即为所有点对的最短路径矩阵 3)算法小结：此算法简单有效，由于三重循环结构紧凑，对于稠密图，效率要高于执行|V|次Dijkstra算法。时间复杂度O(n^3)。 考虑下列变形：如(I,j)∈E则dis[I,j]初始为1,else初始为0，这样的Floyd算法最后的最短路径矩阵即成为一个判断I,j是否有通路的矩阵。更简单的，我们可以把dis设成boolean类型，则每次可以用“dis[I,j]:=dis[I,j]or(dis[I,k]and dis[k,j])”来代替算法描述中的蓝色部分，可以更直观地得到I,j的连通情况。
标签： Floyd-Warshall Shortest Pairs Paths
上传时间： 2013-12-01
上传用户：dyctj
Generic FIFO, writen in verilog hdl
标签： Generic verilog writen FIFO
上传时间： 2016-02-18
上传用户：zwei41
Design and Test_Verilog HDL——EDA先锋工作室《设计与验证—Verilog HDL》配书源代码，很多使用的实例，并有说明，是学习Verilog 不可多得的好资料。
标签： Test_Verilog HDL Verilog Design
上传时间： 2016-02-18
上传用户：youlongjian0
金苹果进销存管理系统-是一个用C#.net编写的非常使用而且功能强大的进销存的B/S系统
上传时间： 2013-12-28
上传用户：225588
电网月度（年度）检修计划图示化智能分析 技术报告。系统设计了通过B/S模型IE浏览器登陆系统网站上报检修计划，二级单位主任直接通过网页审批检修计划，实现了上报计划流程的网络化。
上传时间： 2014-10-31
上传用户：zaizaibang
实现N阶线性方程组Ax=b逐次超松弛迭代法的通用程序
上传时间： 2014-06-08
上传用户：冇尾飞铊
// 移频选频原理 //Fvco=[(P*B)+A]*Frefin/R //P=32 //loop filter 100k----prescribe //R=12.8M/100K=128---Parameter1 //Fvco=频点*2+170280 -1400 //B=Fvco/32-----------Parameter2 //A=Fvco-32*B
标签： 100 prescribe Frefin filter
上传时间： 2013-12-26
上传用户：dancnc
