VERILOG HDL 实际工控项目源码 开发工具 altera quartus2
标签： quartus2 VERILOG altera HDL
上传时间： 2013-12-29
上传用户：banyou
B.Aazhang写的一篇论文，第一次提出了神经网络如何在应用多用户检测中。
标签： Aazhang 论文
上传时间： 2015-07-17
上传用户：ljmwh2000
硬件描述语言,verilog HDL,实现了解码器的设计
标签： verilog HDL 硬件描述语言 解码器
上传时间： 2013-12-22
上传用户：sclyutian
实现一个B/S结构聊天室的基本功能。用法简单，适合上手。
标签：
上传时间： 2014-01-01
上传用户：bibirnovis
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
标签： Verilog HDL 语言 编写
上传时间： 2015-07-18
上传用户：yulg
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。
标签： Verilog Modsim iout HDL
上传时间： 2014-01-15
上传用户：lanwei
asp构建网站bbs.采用B/S架构
标签： asp bbs 网站 架构
上传时间： 2015-07-19
上传用户：wang5829
自己做的一个企业招标系统,B/S结构。开发工具Eclipse，服务器Tomcat，数据库MSSQL
标签： Eclipse 开发工具
上传时间： 2014-11-18
上传用户：gxrui1991
本人在学习过程中的一个阶段项目,用JAVA+Servlet+Jsp做的一个B/S后台新闻发布系统
标签： Servlet JAVA Jsp 过程
上传时间： 2015-07-21
上传用户：AbuGe
这是自己曾经参与开发的轻纺管理系统B/S版,有一定的研究价值!
标签： 管理系统 价值
上传用户：zuozuo1215
