CPLD驱动VGA显示器的VeriLog源代码.
标签: VeriLog CPLD VGA 驱动
上传时间: 2013-12-25
上传用户:wang0123456789
自己编写的串口UART发送的VeriLog模块。与FIFO连接,可以实现自动连续发送。
标签: VeriLog UART FIFO 编写
上传时间: 2013-12-28
上传用户:BIBI
自己编写的串口UART的接收VeriLog模块,支持中断和查询方式接收,对信号的畸变适应能力强。
标签: VeriLog UART 编写 串口
上传时间: 2014-01-25
上传用户:15071087253
Read-only memory,VeriLog code
标签: Read-only VeriLog memory code
上传时间: 2013-12-18
上传用户:caixiaoxu26
VeriLog语言描述多时钟方法!!!强力推荐。
标签: VeriLog 语言 多时钟
上传时间: 2016-01-27
上传用户:1583060504
VeriLog语言的I2C总线,完整的模拟。适合做FPGA开发。
标签: VeriLog I2C 语言 总线
上传时间: 2013-12-22
上传用户:manking0408
usart的VeriLog代码.rar 包括很多的FPGA ip 源码,可以直接应用 uart_vhdl.zip sl811usb包含源程序.rar mc8051_design.zip mcpu_1[1].05.zip minicpu.zip mmc_lark_original.zip
标签: VeriLog usart FPGA
上传时间: 2016-01-28
上传用户:R50974
用VeriLog语言总结了常用代码 非常有用
标签: VeriLog 语言 代码
上传时间: 2013-11-26
上传用户:cooran
jtag的VeriLog 代码 包含boundary ce
标签: boundary VeriLog jtag ce
上传时间: 2013-11-30
上传用户:Late_Li
已经测试过的RISC8的VeriLog源码和说明还包括编译环境和测试程序等
标签: VeriLog RISC8 测试 源码
上传时间: 2016-02-01
上传用户:fredguo