现代逻辑设计 VeriLog 语言
标签: VeriLog 逻辑设计 语言
上传时间: 2016-01-20
上传用户:qiao8960
用VeriLog语言实现了一个8bit的超前进位加法器,其中包括测试文件。
标签: VeriLog 8bit 语言 加法器
上传时间: 2013-12-19
上传用户:alan-ee
SPI串口的内核实现 分VeriLog和HDLC实现
标签: VeriLog HDLC SPI 串口
上传时间: 2014-01-16
上传用户:qb1993225
v2html - VeriLog to html converter 主要为FPGA和ASIC工作人员
标签: converter VeriLog v2html html
上传时间: 2014-01-03
上传用户:lunshaomo
一个用VeriLog语言编写的用来模拟交通信号灯的程序,包含测试文件
标签: VeriLog 语言 编写 模拟
上传时间: 2013-12-10
上传用户:pinksun9
占用资源少的VeriLog HDL uart接口;采用固定波特率115200,可以修改程序中的分频来修改波特率,模式为1个启始位,8位数据位,1个停止位;带1字节缓存;当缓存空时输出空信号
标签: VeriLog 115200 uart HDL
上传时间: 2013-12-28
上传用户:kikye
一个VeriLog实现的crc校验,用于fpga实现,快速,准确有效
标签: VeriLog crc
上传时间: 2016-01-21
上传用户:songrui
VeriLog 实现的hamming码生成,用于fpga
标签: VeriLog hamming
上传用户:xhz1993
VeriLog实现的数字滤波器,用于fpga
标签: VeriLog 数字滤波器
上传时间: 2014-12-04
上传用户:chenlong
iic 总线 VeriLog 源代码 标准i2c总线, 有sda scl 时钟,频率自定
标签: VeriLog iic i2c 总线
上传时间: 2014-10-26
上传用户:yangbo69