数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用VHdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.
标签： ERR_DECISION SYNPLIFY FILTER ADJUST
上传时间： 2015-06-09
上传用户：cazjing
这是一个用VHdl层次化设计的一个九九乘法表源文件,还包含仿真波形
标签： VHdl 乘法 仿真 波形
上传时间： 2013-12-18
上传用户：ainimao
自己在ISE下用VHdl写的UART，简单，易懂
标签： VHdl UART ISE
上传时间： 2015-06-10
上传用户：jackgao
VHdl一些重要的例子 内容很丰富 无解压密码
标签： VHdl 解压 密码
上传时间： 2014-12-08
上传用户：GavinNeko
VHdl和verling hdl 的加法器
标签： verling VHdl hdl 加法器
上传用户：qiaoyue
一个用VHdl编写的在CPLD上实现模拟交通灯的程序源代码
标签： VHdl CPLD 编写 模拟交通灯
上传时间： 2014-01-24
上传用户：宋桃子
VHdl实现watchdog，在逻辑中可以加入本模块，实现看门狗。
标签： watchdog VHdl
上传时间： 2014-03-05
上传用户：zhoujunzhen
关于电子琴的VHdl小程序，喜欢VHdl的朋友可以下了看下，学习学习
标签： VHdl 电子琴 程序
上传时间： 2014-01-04
上传用户：yepeng139
电梯控制的VHdl程序及其仿真，用的是MAX+PLUSii，要下的顶
标签： VHdl 电梯控制 仿真 程序
上传时间： 2013-12-23
上传用户：咔乐坞
很不错的VHdl学习实例 几十个编程事例 轻松上手
标签： VHdl 编程
上传时间： 2013-12-15
上传用户：gtzj
