数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.
标签： ERR_DECISION SYNPLIFY FILTER ADJUST
上传时间： 2015-06-09
上传用户：cazjing
