虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

VB实现的实时曲线的绘制

  • 一种在FPGA上实现的FIR滤波器的资源优化算法

    在数字滤波器中,FIR滤波器是一种结构简单且总是稳定的滤波器,同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢,而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器,与传统的基于DA算法的滤波器结构的滤波器相比,RAG算法简化了FIR滤波器乘法模块的结构,减少了逻辑资源的消耗和硬件实现面积,提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述,并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。

    标签: FPGA FIR 滤波器 优化算法

    上传时间: 2014-12-28

    上传用户:feilinhan

  • 基于FPGA实现固定倍率的图像缩放

    基于FPGA硬件实现固定倍率的图像缩放,将2维卷积运算分解成2次1维卷积运算,对输入原始图像像素先进行行方向的卷积,再进行列方向的卷积,从而得到输出图像像素。把图像缩放过程设计为一个单元体的循环过程,在单元体内部,事先计算出卷积系数。

    标签: FPGA 倍率 图像

    上传时间: 2013-12-03

    上传用户:fudong911

  • VC实现和S7-200plc的串口通信程序

    VC实现和S7-200plc的串口通信程序,非常实用

    标签: 200 plc 串口通信 程序

    上传时间: 2013-11-10

    上传用户:540750247

  • 支持Modbus RTU协议的步进电机控制器设计

    针对在设备中需要控制多个步进电机的需求,设计了基于RS-485网络的步进电机控制系统。使用STM32单片机实现了Modbus RTU协议,有效解决了单个处理器不能同时控制大量步进电机的问题和多步进电机驱动系统中零点位置、极限位置信号处理的实时性的问题。该方法在多个项目中得到了应用,既能满足实时性要求,又具有很好的扩展性能。步进电机的驱动使用了集成驱动芯片,详细分析了该芯片的使用中的关键技术。

    标签: Modbus RTU 协议 制器设计

    上传时间: 2013-10-26

    上传用户:cursor

  • 基于嵌入式的实时通信协议栈研究与设计

    传统的TCP/IP协议重点在于保证数据传输的可靠性及流量控制,而在实时性要求相对较高的嵌入式领域, 其实时性方面的性能显得不足。为此,对基于TCP/IP协议的嵌入式通信协议栈进行了分析,针对通信中的TCP拥塞控制问题进行了改进,有效地提高了TCP/IP协议的实时性。

    标签: 嵌入式 实时通信 协议栈

    上传时间: 2013-11-25

    上传用户:wmwai1314

  • 基于Linux系统的FTP服务器的实现

    为了在Linux系统下实现安全、高效的FTP服务器,选择了具有小巧轻快、安全易用等优点的服务器软件vsftpd。通过对Linux平台下FTP网络服务原理的分析,利用vsftpd构建FTP服务器,并进行相关安全配置。实际应用表明,该FTP服务器具有安全、快捷和稳定的特点,达到了较好的效果。

    标签: Linux FTP 服务器

    上传时间: 2013-11-16

    上传用户:talenthn

  • 基于STM32(CotextM3)开发的实时操作系统uCos和UCGUI设计

    基于STM32(CotextM3)开发的实时操作系统uCos和UCGUI设计

    标签: CotextM3 UCGUI uCos STM

    上传时间: 2013-11-18

    上传用户:yoleeson

  • 嵌入式Linux下的实时性增强方案

    分析了嵌入式Linux在实时性方面的不足,针对Linux2.6内核的中断运行机制、内核不可抢占性、自旋锁及大内核锁等问题进行研究,提出相应的实时性改进方法。测试表明,改进后的嵌入式Linux实时性效果较好。

    标签: Linux 嵌入式 实时性 方案

    上传时间: 2014-12-30

    上传用户:liaofamous

  • VB整除和求余的问题

    VB整除和求余的问题

    标签:

    上传时间: 2014-01-06

    上传用户:墙角有棵树

  • 一种在FPGA上实现的FIR滤波器的资源优化算法

    在数字滤波器中,FIR滤波器是一种结构简单且总是稳定的滤波器,同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢,而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器,与传统的基于DA算法的滤波器结构的滤波器相比,RAG算法简化了FIR滤波器乘法模块的结构,减少了逻辑资源的消耗和硬件实现面积,提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述,并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。

    标签: FPGA FIR 滤波器 优化算法

    上传时间: 2014-01-02

    上传用户:waizhang