软件开发人员必备工具书，，目录如下Welcome to Software Construction [1]1.1 What Is Software Construction?1.2 Why Is Software Construction Important?1.3 How to Read This Book......7.1 Valid Reasons to Create a Routine7.2 Design at the Routine Level7.3 Good Routine Names7.4 How Long Can a Routine Be?7.5 How to Use Routine Parameters7.6 Special Considerations in the Use of Functions7.7 Macro Routines and Inline RoutinesDefensive Programming [5.6 + new material]8.1 Protecting Your Program From Invalid Inputs8.2 Assertions8.3 Error Handling Techniques8.4 Exceptions8.5 Barricade Your Program to Contain the Damage Caused by Errors8.6 Debugging Aids8.7 Determining How Much Defensive Programming to Leave in Production Code8.8 Being Defensive About Defensive ProgrammingThe Pseudocode Programming Process [4+new material]9.1 Summary of Steps in Building Classes and Routines9.2 Pseudocode for Pros9.3 Constructing Routines Using the PPP9.4 Alternatives to the PPP......
上传时间： 2021-12-08
上传用户：20125101110
本技术参考手册(TRM)详细介绍了集成、环境和功能描述，以及设备中每个外设和子系统的编程模型。TRM不应该被认为是数据手册的替代品，而应该被认为是一个陪伴指南与设备专用数据手册一起使用，以了解设备编程的细节。TRM的主要目的是从数据手册中提取设备的编程细节。这使得数据手册可以概述设备的高级特性而无需不必要关于寄存器描述或编程模型的信息。
标签： tms320f28335 寄存器
上传时间： 2021-12-08
上传用户：
USR-15X系列产品说明书USR-15X系列体积虽小，功能不少：免插卡上电即联网，配合外置卡槽，双卡切换更可靠！蓝牙配微信小程序扫一扫，快速配置参数，告别电脑和串口线！灵活装标准导轨卡扣和隐藏式挂耳，安装灵活自如！
上传时间： 2021-12-09
上传用户：trh505
产品型号：VK1072B VK1072C 产品品牌：永嘉微电/VINKA 封装形式：SOP28 SSOP28 产品年份：新年份 联 系 人：陈先生 联 系 QQ：3618885898 联系手机：18824662436 原厂直销，工程服务，技术支持，价格最具优势！ LCD/LED液晶控制器及驱动器系列芯片简介如下： RAM映射LCD控制器和驱动器系列： VK1024B 2.4V～5.2V 6seg*4com 6*3 6*2 偏置电压1/2 1/3 S0P-16 VK1056B 2.4V～5.2V 14seg*4com 14*3 14*2 偏置电压1/2 1/3 SOP-24/SSOP-24 VK1072B 2.4V～5.2V 18seg*4com 18*3 18*2 偏置电压1/2 1/3 SOP-28 VK1072C 2.4V～5.2V 18seg*4com 18*3 18*2 偏置电压1/2 1/3 SOP-28 VK1088B 2.4V～5.2V 22seg*4com 22*3 偏置电压1/2 1/3 QFN-32L（4MM*4MM） VK0192 2.4V～5.2V 24seg*8com 偏置电压1/4 LQFP-44 VK0256 2.4V～5.2V 32seg*8com 偏置电压1/4 QFP-64 VK0256B 2.4V～5.2V 32seg*8com 偏置电压1/4 LQFP-64 VK0256C 2.4V～5.2V 32seg*8com 偏置电压1/4 LQFP-52 VK1621 2.4V～5.2V 32*4 32*3 32*2 偏置电压1/2 1/3 LQFP44/48/SSOP48/SKY28/DICE裸片 VK1622 2.7V～5.5V 32seg*8com 偏置电压1/4 LQFP44/48/52/64/QFP64/DICE裸片 VK1623 2.4V～5.2V 48seg*8com 偏置电压1/4 LQFP-100/QFP-100/DICE裸片 VK1625 2.4V～5.2V 64seg*8com 偏置电压1/4 LQFP-100/QFP-100/DICE VK1626 2.4V～5.2V 48seg*16com 偏置电压1/5 LQFP-100/QFP-100/DICE (高品质 高性价比：液晶显示驱动IC 原厂直销 工程技术支持！) VK1072B/C/D概述： VK1072B/C /D是一個18*4的LCD驅動器，可軟體程式控制使其適用於多樣化的LCD應用線路，僅用到3條訊號線便可控制LCD驅動器，除此之外也可介由指令使其進入省電模式 特色： ★工作電壓：2.4-5.2V ★內建256KHz RC oscillator ★可選擇1/2,1/3 偏壓，也可選擇1/2,1/3或1/4的COM周期 ★省電模式, 节电命令可用于减少功耗 ★內 嵌 时 基 发 生 器 和 看 门 狗 定 时 器（WDT） ★內建time base generator ★18X4 LCD 驅動器VLCD 腳位可用來調整LCD輸 ★三種數據訪問模式 ★內建32X4 bit 顯示記憶體 ★三線串行接口 ★軟體程式控制 ★資料及指令模式 ★自動增加讀寫位址 ★提供VLCD 腳位可用來調整LCD輸出电压 ★ 此篇产品叙述为功能简介，如需要完整产品PDF资料可以联系陈先生索取！
上传时间： 2021-12-09
上传用户：15218646864
索尼最小CMOS图像传感器IMX415 日本东京索尼公司今年发布一款新型CMOS影像传感器：IMX415，1/2.8 英寸堆叠式4K CMOS影像传感器，刷新全球同类产品的小尺寸纪录； 针对日益扩大的智慧城市相关的市场需求，索尼特别开发了这款新型的应用于安防摄像机的传感器，以满足安防摄像机在防盗、灾难警报、交通监测系统或商业综合体等多种监控应用领域的快速增长需求。目前，在各种场合安装安防摄像机的需求正日益增多，而对于可以安装在任何地方、具有更高图像识别和检测性能的紧凑型安防摄像机的需求也比以往任何时候都要大。未来，用于异常检测和人工智能行为分析的图像识别摄像机的需求也将显著增长。 为了满足这一需求，索尼推出了一系列紧凑型4K CMOS影像传感器，能够同时提供卓越的图像识别和检测性能，以及出色的低光性能表现——这是传统技术难以实现的。索尼丰富的传感器产品线，让人们在多种场景下都能获取高质量图像，从而扩大了安防摄像机的应用范围。IMX415堆叠式CMOS影像传感器采用了索尼独有的高灵敏度，低噪点技术，将像素尺寸缩至1.45平方微米,比前代产品*3缩小约80%，尽管该传感器只有1/2.8英寸，其低光性能却是前代产品的1.5倍*3。缔造出破纪录的 1/2.8英寸堆叠式4K CMOS影像传感器，并具备卓越的低光性能。该传感器采用低噪点电路堆叠式结构，即使在黑暗环境下也可以捕捉到清晰的图像。由于它尺寸小，可适用于多种场景，在安防摄像机应用方面需求量很高。
上传时间： 2021-12-13
上传用户：
JavaScript是Web的编程语言，如今与任何其他编程语言相比，如今有更多的软件开发人员使用JavaScript。在将近25年的时间里，畅销书一直是JavaScript程序员的首选指南。第七版已全面更新，涵盖了2020年的JavaScript版本，新的章节涵盖了类，模块，迭代器，生成器，Promises，异步/等待和元编程。您将在整个过程中找到启发性和引人入胜的示例代码。本书适用于希望学习JavaScript的程序员以及希望将其理解和掌握提高到一个新水平的Web开发人员。首先，从下至上详细解释JavaScript语言本身。然后，它在此基础上构建，以覆盖Web平台和Node.js。主题包括：类型，值，变量，表达式，运算符，语句，对象和数组函数，类，模块，迭代器，生成器，Promises和async / awaitJavaScript的标准库：数据结构，正则表达式，JSON，i18n等。Web平台：文档，组件，图形，网络，存储和线程Node.js：缓冲区，文件，流，线程，子进程，Web客户端和Web服务器专业的JavaScript开发人员所依赖的工具和语言扩展
标签： javascript
上传时间： 2021-12-18
上传用户：kingwide
基于CPLD的振弦式传感器的频率测量技术,完整版本的论文。摘要：振弦传感器具有谐振频率范围宽的特点。为了在较大频段内实现高精度测量,设计了一种用等精度测频法实现振弦式传感器频率测量的方法。在详细介绍等精度测频的基本原理的基础上,利用大规模可编程逻辑器件（CPLD/FPGA）实现了传感器频率的测量;同时,给出了用VHDL描述语言设计硬件电路的过程。所设计的测频系统具有硬件电路简洁、可靠,单片机控制器程序设计简单、测量速度快、可控性好等特点。实验结果表明,这种测频方法符合设计要求,取得了理想的效果,有较好的应用前景。专辑：理工C(机电航空交通水利建筑能源)专题：电力工业
上传时间： 2021-12-18
上传用户：
FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);
上传时间： 2021-12-18
上传用户：
基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire osd_hs;wire osd_vs;wire osd_de;wire[7:0] osd_r;wire[7:0] osd_g;wire[7:0] osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r = osd_r[7:3]; //discard low bit dataassign vga_out_g = osd_g[7:2]; //discard low bit dataassign vga_out_b = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0 (clk ), .c0 (video_clk ));color_bar color_bar_m0( .clk (video_clk ), .rst (~rst_n ), .hs (video_hs ), .vs (video_vs ), .de (video_de ), .rgb_r (video_r ), .rgb_g (video_g ), .rgb_b (video_b ));osd_display osd_display_m0( .rst_n (rst_n ), .pclk (video_clk ), .i_hs (video_hs ), .i_vs (video_vs ), .i_de (video_de ), .i_data ({video_r,video_g,video_b} ), .o_hs (osd_hs ), .o_vs (osd_vs ), .o_de (osd_de ), .o_data ({osd_r,osd_g,osd_b} ));endmodule
上传时间： 2021-12-18
上传用户：
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
标签： fpga sdram verilog quartus
上传时间： 2021-12-18
上传用户：
