TESTBENCH-xilinx

这是用于xilinx virtex-2 pro产品的误码仪方案verilog HDL代码

这是用于xilinx virtex-2 pro产品的误码仪方案verilog HDL代码

标签： verilog xilinx virtex pro

上传时间： 2014-01-05

上传用户：cooran
how to infer ram for fpga altera xilinx

how to infer ram for fpga altera xilinx

标签： altera xilinx infer fpga

上传时间： 2013-12-25

上传用户：dongbaobao
How to infer a finite state machine for fpga altera xilinx

How to infer a finite state machine for fpga altera xilinx

标签： machine finite altera xilinx

上传时间： 2014-01-10

上传用户：凤临西北
how to infer a shift register for fpga altera xilinx

how to infer a shift register for fpga altera xilinx

标签： register altera xilinx infer

上传时间： 2014-01-22

上传用户：zl5712176
提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率

提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率小于10-5的数据传输。

标签： Xilinx QPSK FPGA Mbit

上传时间： 2014-01-05

上传用户：exxxds
xilinx公司出的FPGA开发板和原理图

xilinx公司出的FPGA开发板和原理图

标签： xilinx FPGA 开发板原理图

上传时间： 2017-04-02

上传用户：二驱蚊器
本人根据opencores.org上的cordic算法改写的可配置位宽的cordic算法

本人根据opencores.org上的cordic算法改写的可配置位宽的cordic算法，并且在原始的级联型的基础上编写的循环(iterative)型的cordic,可通过generic配置。带一个不可综合和可综合的testbench(for altera)。稍微改动可应用于xilinx fpga

标签： cordic opencores org 算法

上传时间： 2017-04-10

上传用户：ljt101007
这是一个用于XILINX的CPLD案例

这是一个用于XILINX的CPLD案例，很实用的。

标签： XILINX CPLD 案例

上传时间： 2014-01-27

上传用户：star_in_rain
xilinx和altera的下载电缆电路图。 altera_dl.pcb是altera下载电缆的PCB版图

xilinx和altera的下载电缆电路图。 altera_dl.pcb是altera下载电缆的PCB版图，protel 98格式，可放在一个并口盒里。已经实践验证，保证可用。

标签： altera altera_dl xilinx PCB

上传时间： 2014-01-07

上传用户：海陆空653
非常不错的Xilinx FPGA技术的高级教程

非常不错的Xilinx FPGA技术的高级教程

标签： Xilinx FPGA 教程

上传时间： 2017-04-25

上传用户：缥缈