ABEL设计软件是一种高级编译型可编程逻辑设计软件， 只需要输入符合语法规定的逻辑描述，就能设计各种不同类型 的PLD器件。这种软件可以对用户的逻辑设计进行语法检查、 逻辑化简、自动生成符合标准的JEDEC文件（“．JED”文件）， 还能将用户的设计要求与所选器件的功能相结合，分析检查用 户的设计目的是否切实可行，目前已经成为国际通用的PLD辅 助设计软件之一。
上传时间： 2013-07-24
上传用户：eeworm
?开发GAL/PAL的软件，DOS界面进行行为级仿真，判断设计的可行性，验证模块的功能和设计的debug。然后是调试和分析环境中使用代码处理箱（verisure/for verilog) (VHDLCover/for VHDL)分析仿真结果，验证测试级别。
上传时间： 2013-04-15
上传用户：eeworm
Actel Corporation Libero 集成设计环境(IDE) 为 FPGA 设计。新版本提供 SmartDesign, 使用户设计在一个更高的水平抽象。新工具随员支持所有Actel 的FPGAs, 包括并且基于闪光的, 低功率ProASIC3 和5 微瓦特Actel 园屋顶的小屋FPGAs, 单片Actel 融合PSC (可编程序的系统芯片)
上传时间： 2013-07-09
上传用户：eeworm
UltraEdit是能够满足你一切编辑需要的编辑器。UltraEdit是一套功能强大的文本编辑器,可以编辑文本、十六进制、ASCII码,可以取代记事本,内建英文单字检查、C++及VB指令突显,可同时编辑多个文件,而且即使开启很大的文件速度也不会慢。软件附有HTML标签颜色显示、搜寻替换以及无限制的还原功能,一般大家喜欢用其来修改EXE或DLL文件。
上传时间： 2013-05-22
上传用户：eeworm
Summit Design公司基于ESL设计产品的最新Visual Elite图像产品具有Advanced SystemC建模及分析功能。该工具的最新版本包括原始SystemC构造，允许用户在SystemC内建模并验证设计。 该工具的HDL版本可帮助门级设计师们学习用Verilog和VHDL设计。最新版本的Visual Elite可帮助硬件设计师们和C/C++编程者迅速使用SystemC语言创建系统。Visual Elite 允许用户熟悉语言后，使用预建图形模块创建系统并自行创建文本模块。 该工具的浏览器
上传时间： 2013-04-15
上传用户：eeworm
软件具有极高的性能，有助于大幅提高工作效率，必将成为设计人员在 FPGA 或 ASIC 硬件中实现 DSP 功能时的首选技术
标签： 模具设计
上传时间： 2013-05-30
上传用户：eeworm
LeonardoSpectrum是Mentor公司出品的一款HDL逻辑综合软件
上传时间： 2013-05-30
上传用户：eeworm
Actel公司与Mentor Graphics公司日前推出Mentor Graphics的Precision RTL综合工具最新版本。该版本利用Actel基于闪存的ProASIC Plus家族FPGA产品以提供更高的设计性能。
上传时间： 2013-04-15
上传用户：eeworm
新一代FPGA综合技术,逻辑设计中出现的多个层次进行优化， 通过精简逻辑层次，提升了电路性能，并且降低了功耗
上传时间： 2013-06-16
上传用户：eeworm
Mentor Graphics HDL Designer 工具套件，为客户带来生产力更高的设计输入、分析与管理功能，包括更强大的联机资料表格，无论设计复杂性如何，都能迅速建立高品质且结构良好的硬件描述语言。HDL Designer Series可协助工程师迅速输入和分析复杂的ASIC、FPGA和系统单芯片设计，让客户新产品于更短时间内上
上传时间： 2013-04-15
上传用户：eeworm
