虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

Sha-256

  • 基于XC2S300E芯片的高级加密标准算法的FPGA设计

    加密算法一直在信息安全领域起着无可替代的作用,它直接影响着国家的未来和发展.随着密码分析水平、芯片处理能力和计算技术的不断进步,原有的数据加密标准(DES)算法及其变形的安全强度已经难以适应新的安全需要,其实现速度、代码大小和跨平台性均难以继续满足新的应用需求.在未来的20年内,高级加密标准(AES)将替代DES成为新的数据加密标准.高级加密标准算法是采用对称密钥密码实现的分组密码,支持128比特分组长度及128比特、192比特与256比特可变密钥长度.无论在反馈模式还是在非反馈模式中使用AES算法,其软件和硬件对计算环境的适应性强,性能稳定,密钥建立时间优良,密钥灵活性强.存储需求量低,即使在空间有限的环境使用也具备良好的性能.在分析高级加密标准算法原理的基础上,描述了圈变换及密钥扩展的详细编制原理,用硬件描述语言(VHDL)描述了该算法的整体结构和算法流程.详细论述了分组密码的两种运算模式(反馈模式和非反馈模式)下算法多种体系结构的实现原理,重点论述了基本体系结构、循环展开结构、内部流水线结构、外部流水线结构、混合流水线结构及资源共享结构等.最后在XILINX公司XC2S300E芯片的基础上,采用自顶向下设计思想,论述了高级加密标准算法的FPGA设计方法,提出了具体模块划分方法并对各个模块的实现进行了详细论述.圈变换采用内部流水线结构,多个圈变换采用资源共享结构,密钥调度与加密运算并行执行.占用芯片面积及引脚资源较少,在芯片选型方面具有很好的适应性.

    标签: S300 300E FPGA 300

    上传时间: 2013-06-20

    上传用户:fairy0212

  • 加密卡的研制与加密算法的FPGA实现

    随着安全通信数据速率的提高,关键数据加密算法的软件实施成为重要的系统瓶颈.基于FPGA的高度优化的可编程的硬件安全性解决方案提供了并行处理能力,并且可以达到所要求的加密处理性能(每秒的SSL或RSA运算次数)基准.网络的迅速发展,对安全性的需要变得越来越重要.然而,尽管网络技术进步很快,安全性问题仍然相对落后.由于FPGA所提供的设计优势,特别是新的高速版本,网络系统设计人员可以在这些网络设备中经济地实现安全性支持.FPGA是实现设计灵活性和功能升级的关键,对于容错、IPSec协议和系统接口问题而言这两点非常重要.而且,FPGA还为网络系统设计人员提供了适应不同安全处理功能以及随着安全技术的发展方便地增加对新技术支持的能力.标准加密/解决以及认证算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被广泛用于全球网络安全系统中.本文介绍了基于PCI总线的加密卡的研制,硬件板卡的结构,着重论述了加密卡上加密模块的实现,即用FPGA实现3DES及IDEA、MD5算法的过程,加密卡的工作原理,加密卡中多种密码算法的配置原理,最后对3DES算法及IDEA、MD5算法的实现进行仿真,并绘制了板卡的原理图,对PCI接口原理进行了阐述.在论文中,首先阐述了数据加密原理.介绍了数据加密的算法和数据加密的技术发展趋势,并重点说明了3DES的算法.由于加密卡的生存空间在于其高速的加密性能与便捷的使用方式,所以,我们的加密卡采用的是基于PCI插槽的结构,遵从的是PCI2.2规范,理解并掌握PCI总线的规范是了解整个系统的重要一环,本文讲述了PCI总线的特点和性能,以及总线的信号.由于遵从高速性的要求,我们在硬件选型的时候,选用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能强,速度也非常快,但目前价格仍然太高,不适合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能适中,价格低廉,产品成熟等特点,是较好的选择.FPGA选用的XILINX公司的XC2V3000,在随后的文章中,我们将会对这些器件特性做相应说明.并由此得出电路原理图的绘制.文章的重点之一在于3DES算法及IDEA、MD5算法的FPGA实现,以Xilinx公司VIRTEXII结构的VXC2V3000为例,阐述用FPGA高速实现3DES算法及IDEA、MD5算法的设计要点及关键部分的设计.

    标签: FPGA 加密卡 加密算法

    上传时间: 2013-04-24

    上传用户:qazwsc

  • 屏上显示模块的FPGA实现

    随着数字电视技术的飞速发展,数字机顶盒已成为现在模拟电视收看数字电视节目必不可少的设备。而数字机顶盒需要在解码后的模拟视频信号上加入屏幕显示信息(如亮度、色度、信息服务菜单等)以提供给观众良好的界面和灵活的人机交互。 v屏幕显示系统(OSG,On-Screen-Graphics)解决了现有模拟电视无法实现的叠加屏幕显示信息的问题,提供同步输出叠加有各种图形、文字的电视节目图像的功能,其中最主要的部分是OSD(On-Screen-Display),即屏幕显示单元。OSD将叠加的位图图像分为多个OSD块,一般定义为矩形区域。每个矩形区域,例如台标、参数调节框、字幕等,都有独立的4色、16色或256色颜色查找表。同时OSG系统也支持真彩模式。OSD块经由编码/混合器与视频图像进行alpha混合后输出到电视屏幕上。 本文详细介绍了应用FPGA设计包括屏幕显示单元在内的OSG系统的思路和设计过程,描述了模块的划分与功能仿真。在论文前半部分,本文给出了图文屏幕显示系统各子单元的工作流程,接着论文的后半部分,给出了详细的模块接口说明和硬件实现。

    标签: FPGA 显示模块

    上传时间: 2013-07-27

    上传用户:万有引力

  • 高速工业标记控制系统

    在工业领域中,经常需要在产品表面留下永久性的标识,通常作为便于今后追踪的商标、流水号、日期等等。特别在机械行业对零部件的管理,在市场上需要对其进行识别和质量跟踪。机械行业在零部件上的标记打印在追求美观的同时,要求有一定的打印速度和打印深度。标记打印能够为企业提供产品的可追溯性,更好的贯彻IS09000标准。 由于传统的标记打印在打印效率、美观以及防伪等方面存在问题,不适应现代化大生产要求,而激光打印技术虽然较好的克服了传统工艺的许多缺点,但激光器在恶劣的生成现场缺乏长期稳定性的工作特点的制约,不能完全满足生产实际的需要。为了弥补上述不足,适应大批量生产发展需要,气动标记打印技术成为一种较好的选择。 本课题在分析了现在市场上存在气动标记刻印系统的优缺点后,针对现有的标记打印机打印速度相对较慢,打印精度相对较低以及控制软件不灵活的缺点,设计了一套新的控制方案,使用FPGA作为核心控制器,配合PC机标记打印软件工作,代替以往PC或单片机的控制。该方案充分利用了FPGA可以高速并行工作的特点,能够高精度平稳的输出控制脉冲,使打印过程平稳进行。 本文描述了从总体方案设计到一些关键模块的设计思路和设计细节。根据设计要求,总体方案中提出了整个控制系统的划分和关键设计指标上的考虑。在硬件设计方面完成硬件电路设计,包括接口电路设计和抗干扰设计;在设计FPGA控制器时,采用了优化后的比较积分直线插补算法使得输出的插补脉冲均匀稳定;采用梯形速率控制算法,克服了速度突变情况时的失步或过冲现象;在软件方面,新开发了一套PC工业标记系统软件,采用了多线程技术和TTF矢量字库等技术。 整套标记打印系统经过较长时间的运行调试,表现稳定,现已经试用性投放市场.从生产厂家重庆恒伟精密机械有限公司和客户的反馈信息来看,系统工作稳定,打印速度达到设计指标,能够在256细分下驱动电机平稳快速运动,打印精度高,达到市场领先水平,并且得到客户充分的肯定。

    标签: 工业 标记 控制系统

    上传时间: 2013-06-21

    上传用户:rishian

  • 基于FPGA的红外图像处理技术研究

    随着微电子技术的发展,国内外红外成像技术也得到了广泛的应用和研究。各国军方针对现代战争和未来信息战的新形势,对热成像技术提出了更高的要求,希望今后能研制出性能更佳、体积更小、分辨率和灵敏度更高、作用距离更远、价格更低的红外成像系统。 CCD 成像系统的关键技术是 CCD 器件设计和图像处理。本课题通过对CCD 图像处理技术的研究,采用嵌入式 Nios Ⅱ+FPGA 的工作方式,充分发挥嵌入式 Nios Ⅱ处理器灵活性和 FPGA 处理速度快的优点,构建出结构灵活、处理速度高以及功能完善的图像处理系统。该系统能同时实时实现两点校正算法、加权滤波算法、对比度增强算法以及疵点补偿等多项功能。 本系统成功应用于国内某研究所研制的目前国内最大型面阵 (PtSi 512×512) CCD 焦平面探测器成像组件中,得到了良好的成像效果;同时,由该处理系统构成的 InGaAs 成像组件也处于国内领先水平。从长远来看,该项技术应用于中电 44 所多种成像组件项目的研究中,推动了 PtSi 256×256、PtSi 512×512 焦平面探测器成像组件以及 4096×96TDI CCD 成像组件的工程化应用进程。

    标签: FPGA 红外图像 处理技术

    上传时间: 2013-05-22

    上传用户:元宵汉堡包

  • 认知无线电频谱感知功能的FPGA实现

    本文主要研究了认知无线电频谱感知功能的关键技术以及硬件实现方法。首先,提出了认知无线电频谱感知功能的硬件实现框图,包括射频前端部分和数字信号处理部分,接着简单介绍了射频前端电路的功能与特性,最后重点介绍了数字信号处理部分的FPGA实现与验证过程。 数字处理部分主要实现宽带信号的短时傅立叶分析,将中频宽带数字信号通过基于多相滤波器组的下变频模块,实现并行多通道的数字下变频,然后对每个信道进行重叠加窗处理,最后再做快速傅立叶分析(FFT),从而得到信号的时频关系。整个系统主要包括:延时抽取模块、多相滤波器模块、32点开关式流水线FFT模块、滑动窗缓冲区、256点流水线FFT模块等。 本设计采用Verilog HDL硬件描述语言进行设计,基于Xilinx公司的Virtex-4XC4VSX35芯片。整个系统采用全同步设计,可稳定工作于200MHz,其分析带宽高达65MHz,具有很高的使用价值。

    标签: FPGA 认知无线电 感知功能 频谱

    上传时间: 2013-06-13

    上传用户:bcjtao

  • 300种加密解密算法

    300种加解密算法,通过MSVC 6.0 and EGCS/cygwin32 1.1编译。MD2, MD5, SHA-1, MD5-MAC, HMAC, XOR-MAC, DES,IDEA, SHARK, GOST, CAST-128, Diamond2, RC2, RC5, RC6, MARS, ……。

    标签: 300 加密 解密 算法

    上传时间: 2013-04-24

    上传用户:yph853211

  • 多抽样率数字信号处理及其FPGA实现

    多抽样率信号处理是现代信号处理理论的一个重要分支,在最近十几年取得了巨大的发展,并在很多方面得到了成功的应用。本文分别从时域和频域的角度深入分析了抽样率变换的规律,并进一步研究了多抽样率系统的高效实现理论和方案。多抽样率系统需要通过滤波器来改善其性能。本文分析了一般滤波器设计的方法与理论,着重研究了积分梳状滤波器和半带滤波器这两种多抽样率滤波器,并根据多抽样率信号处理的特点以及几种高效滤波结构和滤波器,利用积分梳状滤波器和半带滤波器在FPGA上设计了2~256倍可编程抽取器。为了进一步分析多相结构在多抽样率信号处理中的应用,使用多相结构设计了具有固定倍数的内插器。在论文的最后,详细介绍了某型号雷达信号处理机的硬件设计及其FPGA设计。关键字:多抽样率信号处理 抽取 内插 多相滤波 积分梳状滤波器 半带滤波器

    标签: FPGA 抽样 数字信号处理

    上传时间: 2013-06-12

    上传用户:fxf126@126.com

  • 基于DSP的AdaBoost人脸检测算法实现

    ·摘要:  为解决人脸检测实时性问题,提出了基于DSP实现人脸检测算法.改进了AdaBoost人脸检测算法,在层次型AdaBoost检测算法的基础上,改进了特征定义方式,提出模糊层次型人脸检测器结构.介绍了TI公司的DSP芯片及其外围电路,描述了系统中各个模块的工作流程.最后,阐述了利用CCS对DSP程序进行优化.实验结果表明,在输入图像大小为256×256像素的条件下,检测速度达到每秒2

    标签: AdaBoost DSP 人脸检测算法

    上传时间: 2013-04-24

    上传用户:qqiang2006

  • 基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究

    针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。

    标签: Sdram SDR RAM LED

    上传时间: 2013-08-21

    上传用户:sjw920325