虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

SdRam

同步动态随机存取内存（synchronousdynamicrandom-accessmemory，简称SdRam）是有一个同步接口的动态随机存取内存（DRAM）。通常DRAM是有一个异步接口的，这样它可以随时响应控制输入的变化。而SdRam有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行管线(Pipeline)操作。这使得SdRam与没有同步接口的异步DRAM(asynchronouSdRam)相比，可以有一个更复杂的操作模式。

  • 基于FPGA与DDR2-SdRam的高速实时数据采集系统的设计与实现.rar

    数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性，结合SdRam的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。 本课题重点研究了基于FPGA与DDR2-SdRam的高速实时数据采集系统的设计与实现技术，为需要大容量存储器的系统设计提供了新的思路。在深入研究了DDR2-SdRam器件的基本构造与工作原理的基础上，结合成熟的商业化IP核，提出了基于FPGA与DDR2-SdRam的高速实时数据采集系统的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据DDR2-SdRam的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。

    标签： SdRam FPGA DDR

    上传时间： 2013-06-24

    上传用户：wangrong

  • 基于FPGA的SdRam控制器设计及应用.rar

    在国家重大科学工程HIRFL-CSR的CSR控制系统中，需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SdRam凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SdRam却具有复杂的时序，为了降低成本，所以采用目前很为流行的EDA技术，选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA，使用硬件描述语言VHDL，遵循先进的自顶向下的设计思想实现对SdRam控制器的设计。 论文引言部分简单介绍了CSR控制系统，指出论文的课题来源与实际意义。第二章首先介绍了存储器的概况与性能指标，其次较为详细介绍了动态存储器DRAM的基本时序，最后对同步动态随机存储器SdRam进行详尽论述，包括性能、特点、结构以及最为重要的一些操作和时序。第三、四章分别论述本课题的SdRam控制器硬件与软件设计，重点介绍了具体芯片与FPGA设计技术。第五章为该SdRam控制器在CsR控制系统中的一个经典应用，即同步事例处理器。最后对FPGA技术进行总结与展望。 本论文完整论述了控制器的设计原理和具体实现。从测试的结果来看，本控制器无论从结构上，还是软硬件上设计均满足了工程实际要求。

    标签： SdRam FPGA 制器设计

    上传时间： 2013-07-19

    上传用户：dct灬fdc

  • SdRam.rar

    SdRam控制器，Verilog源码。适用SdRam芯片：三星KM416S1120D，NEC uPD4516161AG5，OKI MSM56V1616，有详细的说明，可直接使用！

    标签： SdRam

    上传时间： 2013-07-11

    上传用户：nunnzhy

  • SdRam读写

    SdRam读写测试，连续向SdRam写满数据（00~FF），然后读出SdRam中的数据并通过串口上传给PC机，波特率9.6KBPS

    标签： SdRam 读写

    上传时间： 2013-06-24

    上传用户：tongda

  • SdRam读写控制的实现与Modelsim仿真

    软件开发环境：ISE 7.1i 硬件开发环境：红色飓风II代－Xilinx版 1. 本实例用于控制开发板上面的SdRam完成读写功能； 先向SdRam里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。 2. part1目录是使用Modelsim仿真的工程； 3. part2目录是在开发版上面验证的工程； 2.1. part1_32目录是4m32SdRam的仿真工程； 2.2. part1_16目录是4m16SdRam的仿真工程； \model文件夹里面是仿真模型； \rtl文件夹里面是源文件； \sim文件夹里面是仿真工程； \test_bench文件夹里面是测试文件； \wave文件夹里面是仿真波形。 3.1. 工程在\project文件夹里面; 3.2. 源文件和管脚分配在\rtl文件夹里面; 3.3. 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。

    标签： Modelsim SdRam 读写 控制

    上传时间： 2013-04-24

    上传用户：ZJX5201314

  • 基于FPGA的SdRam控制器设计及应用

    在国家重大科学工程HIRFL-CSR的CSR控制系统中，需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SdRam凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SdRam却具有复杂的时序，为了降低成本，所以采用目前很为流行的EDA技术，选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA，使用硬件描述语言VHDL，遵循先进的自顶向下的设计思想实现对SdRam控制器的设计。 论文引言部分简单介绍了CSR控制系统，指出论文的课题来源与实际意义。第二章首先介绍了存储器的概况与性能指标，其次较为详细介绍了动态存储器DRAM的基本时序，最后对同步动态随机存储器SdRam进行详尽论述，包括性能、特点、结构以及最为重要的一些操作和时序。第三、四章分别论述本课题的SdRam控制器硬件与软件设计，重点介绍了具体芯片与FPGA设计技术。第五章为该SdRam控制器在CsR控制系统中的一个经典应用，即同步事例处理器。最后对FPGA技术进行总结与展望。 本论文完整论述了控制器的设计原理和具体实现。从测试的结果来看，本控制器无论从结构上，还是软硬件上设计均满足了工程实际要求。

    标签： SdRam FPGA 制器设计

    上传时间： 2013-07-11

    上传用户：hasan2015

  • SdRam 控制器

    基于FPGA对SdRam控制器的设计VERILOG语言

    标签： SdRam 控制器

    上传时间： 2013-06-15

    上传用户：lguotao

  • 使用Verilog实现基于FPGA的SdRam控制器

    使用Verilog实现基于FPGA的SdRam控制器

    标签： Verilog SdRam FPGA 控制器

    上传时间： 2013-08-08

    上传用户：litianchu

  • verilog代码读写SdRam 不带仿真

    verilog 代码，读写SdRam 不带仿真，需要自己编写测试文件

    标签： verilog SdRam 代码 读写

    上传时间： 2013-08-13

    上传用户：zh_901

  • fpga+SdRam+PHY 芯片设计原理图

    fpga+SdRam+PHY 芯片设计原理图

    标签： SdRam fpga PHY 芯片设计

    上传时间： 2013-08-14

    上传用户：chongcongying

虫虫下载站版权所有 京ICP备2021023401号-1