在CPLD内实现声调和时间的控制,在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改
上传时间: 2016-10-28
上传用户:CHINA526
详细描述了如何用CPLD来做IDE的PIO时序
上传时间: 2013-12-17
上传用户:qlpqlq
使用verilog语言控制CPLD通过红外收发器进行红外通讯,其中simple.qpf为发送端的工程文件,recive文件夹中的recive.qpf是接收端工程文件
上传时间: 2016-11-01
上传用户:gonuiln
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。
上传时间: 2016-11-03
上传用户:manking0408
source with cpld prepared after the start of more documents, please use patience. Thank you, the generous support!
标签: documents the prepared patience
上传时间: 2016-11-05
上传用户:ainimao
基于CPLD的签到器的设计,用三维数组队人名进行储存
标签: CPLD
上传时间: 2014-01-14
上传用户:fxf126@126.com
cpld/fpga常用加法器设计的verilog程序
上传时间: 2016-11-05
上传用户:fhzm5658
cpld/fpga RS(204,188)译码器的verilog程序
上传时间: 2016-11-05
上传用户:tyler
cpld/fpga积分梳状滤波器(CIC)设计
上传时间: 2016-11-05
上传用户:weiwolkt
cpld/fpga概述以及硬件描述语言设计的一些概念
上传时间: 2013-12-11
上传用户:牛布牛