FPGA全局时钟约束(Xilinx)
上传时间： 2013-11-13
上传用户：农药锋6
如何在STM32上得到高精度的ADC
上传时间： 2013-11-09
上传用户：a67818601
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下，该解决方案都能保留时序结果。
上传时间： 2013-11-16
上传用户：eastimage
提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。
上传时间： 2014-12-28
上传用户：498732662
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
提出一种高性能全数字式正弦波逆变电源的设计方案。该方案分为前后两级，前级采用推挽升压电路将输入的直流电升压到350 V左右的母线电压，后级采用全桥逆变电路，逆变桥输出经滤波器滤波后，用隔离变压器进行电压采样，电流互感器进行电流采样，以形成反馈环节，增加电源输出的稳定性。升压级PWM驱动及逆变级SPWM驱动均由STM32单片机产生，减小了硬件开支。基于上述方案试制的400 W样机，具有输出短路保护、过流保护及输入过压保护、欠压保护功能，50 Hz输出时频率偏差小于0.05 Hz，满载（400 W）效率高于87%，电压精度为220 V±1%，THD小于1.5%。
上传时间： 2013-11-17
上传用户：guojin_0704
STM32库移植过程详解以固件库V3.5为例
上传时间： 2013-11-13
上传用户：w230825hy
教你如何把UCos-ii_在STM32上的移植
上传时间： 2013-10-22
上传用户：sz_hjbf
从0开始移植UCOS_II到野火stm32开发板
上传时间： 2014-06-23
上传用户：松毓336
uCOS-II在STM32上的移植
上传时间： 2013-10-12
上传用户：yuhaihua_tony
