带Java扩展的ARM926EJ-S内核, 2 x 8KB快取, MMU 2x4k Bytes SRAM, 32kBytes Boot ROM 210MHz, 230MIPs EBI –可支持SDRAM, NAND Flash (带ECC)和Compact Flash USB控制器和USB器件口, V2.0全速 Ethernet MAC - 10/100 图像传感器界面 (CMOS传感器界面) 1 SSC可支持I2S和TDM 2 SPI, MCI (SDCard和MMC兼容), TWI 6 USARTs, 支持IrDA, ISO7816 T=0/T=1, RS485
上传时间： 2016-09-26
上传用户：eclipse
硬件要求：基于合纵达的SEED-VPM642的示例。软件要求：CCS2.2以上版本。对于想用DSP/BIOS开发的同道中人来说是很好的学习实例。
上传时间： 2016-09-27
上传用户：龙飞艇
硬件要求：基于合纵达的SEED-VPM642的示例。软件要求：CCS2.2以上版本。对于想用DSP/BIOS开发的同道中人来说是很好的学习实例。
上传时间： 2016-09-27
上传用户：Yukiseop
硬件要求：基于合纵达的SEED-VPM642的示例。软件要求：CCS2.2以上版本。对于想用DSP/BIOS开发的同道中人来说是很好的学习实例。
上传时间： 2013-11-28
上传用户：362279997
AT91RM9200的BIOS源程序，使用ADS1.2开发 硬件环境： SDRAM 64MB NORFLASH 32MB NANDFLASH 256MB
上传时间： 2016-09-28
上传用户：宋桃子
开发板bios源码 开发板bios源码
上传时间： 2013-12-11
上传用户：ainimao
BIOS中断大全！ 英文文档，超级的实用！曾经在工作上给了我很大的帮助！
上传时间： 2013-12-22
上传用户：chenxichenyue
基于TI DSP/BIOS的usb网卡的实现，源代码内部包含了usb chap9以及rndis相关协议的代码。
上传时间： 2014-01-21
上传用户：hopy
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ，值得学习。
标签： alteral VERILOG DCFIFO FPGA
上传时间： 2013-12-26
上传用户：lepoke
深圳优龙LPC22xx开发板bios源码仅供参考
上传时间： 2014-01-19
上传用户：
